在实际的PCB设计过程中，阻抗控制是十分重要的一环，对于不同信号类型，匹配不同的叠层、参考层、线宽及线距等。电子设备传输信号线中，其高频信号在传输线中传播时所遇到的阻力称之为特性阻抗;包括阻抗、容抗、感抗等，已不再只是简单直流电的“欧姆电阻”。
阻抗（Zo：Characteristic Impedance）
• 阻抗在显示电子电路，元件和元件材料的特色上是最重要的参数；阻抗(Z)一般定义为：一装置或电路在提供某特定频率的交流电(AC)时所遭遇的总阻力。
阻抗的一般计算公式如下：
负载是电阻、电感的感抗、电容的容抗三种类型的复物，复合后统称“阻抗”。
| 符号 | 物理含义 | 类别 |
|---|---|---|
| Z | 阻抗（电路 / 负载对交流电的总阻碍作用） | 复合物理量 |
| R | 电阻（直流 / 交流下的有功损耗分量） | 实部（有功分量） |
| j | 虚数单位（j^2=−1，用于区分虚部） | 数学符号 |
| ωL | 感抗（电感对交流电的阻碍作用，ω=2πf 为角频率，L 为电感量） | 虚部（无功分量） |
| 1/wc | 容抗（电容对交流电的阻碍作用，C 为电容量） | 虚部（无功分量） |
| 判定条件 | 负载类型 | 特性说明 |
|---|---|---|
| ωL−1/wc>0 | 感性负载 | 感抗大于容抗，虚部为正，电流滞后于电压 |
| ωL−1/wc<0 | 容性负载 | 容抗大于感抗，虚部为负，电流超前于电压 |
| ωL−1/wc=0 | 阻性负载（谐振状态） | 感抗与容抗抵消，阻抗等于纯电阻，电流与电压同相位 |
上述为阻抗的一般计算式，本文会更侧重于实际设计过程中需要考量的阻抗控制，如下：
随着信号传输速率的快速提升与高频电路的广泛应用，对印制电路板（PCB）提出了更为严苛的性能要求。电路板需保证信号在传输过程中无反射、传输损耗低、信号完整性良好，并实现有效的阻抗匹配，从而获得完整、可靠、精准且无干扰、低噪声的信号传输效果。
阻抗匹配是高频电路设计中的关键环节，匹配质量直接决定信号传输的优劣。其核心目的在于：使传输线上所有高频微波信号均可有效传递至负载端，避免信号反射回信号源端。
从 PCB 制造工艺角度，影响传输线特性阻抗的核心参数如下：
| 影响参数 | 符号 | 物理含义 | 对阻抗的影响规律 |
|---|---|---|---|
| 线宽 | w | 铜箔走线的宽度 | 线宽越大，阻抗越低；线宽越小，阻抗越高 |
| 线距 | s | 差分线 / 相邻走线之间的间距 | 线距越大，阻抗越高；线距越小，阻抗越低（差分线场景） |
| 线厚 | t | 铜箔走线的厚度（含电镀增厚） | 线厚越大，阻抗越低；线厚越小，阻抗越高 |
| 介质厚度 | h | 走线与参考地平面之间的介质层厚度 | 介质厚度越大，阻抗越高；厚度越小，阻抗越低 |
| 介质常数（相对介电常数） | Dk（εr） | 绝缘介质的相对介电常数 | 介电常数越大，阻抗越低；介电常数越小，阻抗越高 |
PCB中的线型及参考
PCB 叠层需要从层数、信号类型、板厚、材料选择、铜厚、阻抗控制、EMI/EMC 屏蔽、热管理、成本和可测试性等多方面考虑。
| 考量维度 | 核心设计要点 |
|---|---|
| 层数规划 | 遵循「信号层 - 参考地相邻」原则，高速信号层必须紧邻完整地平面；优先采用对称叠层，避免 PCB 翘曲 |
| 信号类型 | 高速差分 / 时钟信号走内层带状线，普通低速信号走表层微带线，电源层与地平面紧邻做去耦 |
| 板厚 / 铜厚 | 按阻抗计算结果匹配介质厚度，铜厚优先选 1oz（35μm），大电流层可加厚至 2oz（70μm） |
| 阻抗控制 | 微带线 / 带状线分别对应不同阻抗公式，严格管控线宽、介质厚度、介电常数公差 |
| EMI/EMC 屏蔽 | 地平面做完整屏蔽，高速信号层上下均为地平面，减少对外辐射；边缘做地孔包边 |
| 热管理 | 大功率器件下方预留铜皮 / 散热层，电源层与地平面做大面积铜箔辅助散热 |
| 成本 / 可测试性 | 非必要不增加层数，预留测试点，方便生产测试与维修 |
微带线（Microstrip）
- Microstrip（标准微带线）：表层单端走线，下方仅一层地平面，是最基础的表层布线结构。
- Edge-Coupled Microstrip（边缘耦合微带线）：表层差分线，同层平行走线，边缘耦合，用于表层差分信号。
- Embedded Microstrip（嵌入式微带线）：次表层走线，上下有介质层，部分被介质包裹，辐射低于标准微带线。
带状线（Stripline）
- Symmetric Stripline（对称带状线）：内层单端走线，上下等距两层地平面，高速信号最优结构。
- Asymmetric Stripline（非对称带状线）：内层单端走线，上下不等距两层地平面，适配非对称叠层。
- Edge-Coupled Stripline（边缘耦合带状线）：内层差分线，同层平行走线，边缘耦合，内层差分信号主流结构。
- Broadside-Coupled Stripline（宽边耦合带状线）：差分线上下层重叠，宽边耦合，仅用于极致高密度场景，不推荐常规使用。
| 特性 | 微带线 (Microstrip) | 带状线 (Stripline) |
|---|---|---|
| 结构位置 | PCB 表层（走线在最上面，下方是介质 / 地） | PCB 内层（走线夹在地平面介质中间） |
| 参考平面 | 单侧完整地平面（单参考） | 双侧完整地平面（双参考，上下包裹） |
| 信号完整性 | 一般（受阻焊、空气影响大） | 最优（屏蔽最好，抗干扰最强） |
| 阻抗控制 | 计算较简单，受阻焊影响大（约 - 4%） | 计算复杂，阻抗最稳定 |
| 适用场景 | 非关键高速信号、连接器信号、低速信号 | 关键高速信号、时钟、差分信号、DDR |
参考平面
在传输线理论中，参考平面（Reference Plane）为信号提供：
- 回流路径：高频信号的回流电流紧贴信号线下方流动
- 阻抗基准：与信号线形成分布电容和电感，决定特性阻抗
- 屏蔽保护：减少电磁辐射和外界干扰
- EMI控制：限制电磁场分布范围
| 参考类型 | 英文术语 | 结构特征 | 典型应用 |
|---|---|---|---|
| 平面参考 | Microstrip/Stripline | 信号线参考下方/上下方完整平面层 | 主流高速信号（DDR、PCIe、USB） |
| 共面参考 | Coplanar Waveguide (CPW) | 信号线参考同层相邻铜皮+可选底层平面 | 射频、毫米波、阻抗调整困难场景 |
| 对比项 | 平面参考（单参考平面） | 共面参考（Coplanar Reference，含周边地） |
|---|---|---|
| 基本结构 | 以单一完整参考平面（如底层地平面）为回流路径，走线与参考平面平行 | 走线两侧紧邻接地铜皮，同时下方有参考平面，形成共面耦合 + 平面回流 |
| 对阻抗控制的影响 | 阻抗主要由线宽、线距参考平面高度、介电常数决定 | 阻抗由线宽、线距两侧地、介质厚度共同决定，两侧地会显著拉低阻抗 |
| 阻抗稳定性 | 较好，参考平面完整、均匀，阻抗波动小 | 对工艺敏感，两侧地距离稍有偏差，阻抗就会明显变化 |
| 回流路径 | 回流主要在下方完整地平面，路径稳定 | 回流同时走下方地平面 + 两侧接地铜皮，高频路径更短 |
| 阻抗控制精度 | 易控制，公式成熟，板材与层厚确定后阻抗一致性高 | 控制难度大，需严格控制线到侧地间距，加工公差影响大 |
| 优点（阻抗相关） | 1. 阻抗稳定，受加工误差影响小2. 设计简单，仿真与实测一致性好3. 适合长距离、高阻抗控制要求走线 | 1. 高频损耗更小，串扰更低2. 更好抑制辐射干扰3. 相同线宽下可实现更低阻抗 |
| 缺点（阻抗相关） | 1. 高频时串扰与屏蔽性弱于共面结构2. 相同阻抗下需要更窄线宽或更薄介质 | 1. 侧地间距微小变化即导致阻抗偏移2. 容易出现阻抗偏低、过补偿3. 对蚀刻、阻焊、铜厚公差非常敏感 |
| 适合阻抗场景 | 50Ω/75Ω/90Ω/100Ω 常规单端、差分线，追求稳定可靠 | 需低阻抗、高密度、强抗干扰；如高频射频、高速差分线 |
扫一扫
1247
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
