IP使用与DDS、FIR配置

定制IP的方式

1、在IP Catalog中直接使用
这是直接在当前Vivado工程中添加IP的一种常用方法，打开IP Catalog，搜索并找到所需IP，
1）设置IP参数→2）设置IP综合方式→3）生成IP→4）在RTL设计中实例化IP
2）设置综合方式中，Synthesis Options下，Global方式即将IP与Vivado工程作为一个整体一起综合；Out of context per IP（OOC）方式将IP单独综合。
OOC实质是一种自底向上的综合方式，其好处是只要IP没有改动，就不必每次综合时都对该IP重新综合，从而节省了运行时间，也保证了IP自身的完整性。

2、通过Manage IP创建IP工然后再Vivado工程中使用，或直接在IP Intergrator中使用。
实质上这个过程就是创建IP工程

IP仿真

Vivado在生成IP时，会生成相应的仿真模型，这些模型可能是行为级仿真模型、加密的可综合的RTL代码或结构式仿真模型，有的IP还会生成Testbench，例如DDS。
需要注意的是，有的IP只提供.v行为级仿真模型，有的则只提供.vhd行为级仿真模型。

注：使用生成DDS IP时的自动生成的testbench进行仿真时，需要调整输出波形的进制，否则无法看到正确的正弦波型

IP实例化

生成IP后，我们需要把它集成到设计中去，即例示这个模块到相应的HDL源文件中去。Vivado设计套件可以为子系统产生一个实例模板，帮助设计者完成这个进程。
选择IP Source，在Instantation Template(实例模版)中，选择.veo文件（VerilogHDL文件）打开，选中IP对应的实例代码并复制，然后粘贴到相应的HDL源文件中去。

DDS_l－１产生ｓｉｎ，注意这里不是产生－ｓｉｎ，是先产生ｓｉｎ然后再代码中将其取反＋１变为－ｓｉｎ

DDS原理

DDS技术是一种新的频率合成方法。
DDS的工作原理：在参考时钟的驱动下，相位累加器对频率控制字进行线性累加，得到的相位码对波形存储器寻址，使之输出相应的幅度码，经过模数转换器得到相应的阶梯波，最后再使用LPF对其进行平滑，得到所需频率的平滑连续波形。

相位累加器有N位加法器与N位累加寄存器级联构成，如图9-6所示。

每来一个时钟脉冲fclk，加法器将频率控制字K与累加寄存器输的累加相位数据相加，把相加后的结果送至累加寄存器的数据输入端。累加寄存器将加法器在上一个时钟脉冲作用后产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟脉冲的作