AXI4-Stream/AXI4-lite，SPI，I2C，AMBA标准接口

最新推荐文章于 2026-03-19 01:53:07 发布
原创 最新推荐文章于 2026-03-19 01:53:07 发布 · 969 阅读 · 5
本文介绍了AXI4-Lite和AXI4-Stream接口，前者适用于控制寄存器通信，后者用于数据流传输。同时，文章还探讨了SPI接口，并概述了AMBA标准，包括其速率层次（AXI > AHB > APB）以及与AHB的比较。

AXI4-Lite

是AXI4接口的子集，专用于和元件内的控制寄存器进行通信（有地址）。
此接口规模较小，对设计和验证方面的要求更少。

AXI4-Stream

Stream，n.流（无地址）
作为一个标准接口，用于连接希望交换数据的元件，将产生数据的主设备和一个接收数据的从设备相连。

SPI

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

AMBA标准接口

1. AMBA概述
标签
#单片机 #stm32 #fpga开发
最低0.47元/天 解锁文章
柴郡领主
关注
使用Xilinx AXI I2C初始化 Si570的方法
inorisama的博客
03-11 2584
通过写TX_FIFO的start 位，启动动态操作流程；在AXI I2C总线操作中，Master需要输出高电平时，直接将T置1，通过外部总线上拉输出高，只有需要输出低电平时，将T置0，内部输出配置0，驱动总线。5）根据3）如果是读，则开始从总线上获取数据，并按照配置的Counter递减，当减到0时，将CR TXAK置位，结束读操作；如果是写操作，在TX_FIFO中写入 I2C设备地址后，接下来在TX_FIFO中写入待发送数据；如果是读操作，在TX_FIFO中写入 I2C设备地址后，写入需要读取的数据长度；
AXI_IIC读写操作
qq_32134427的博客
10-29 1万+
其实在之前调试过一次AXI_IIC,没调试通，碍于赶进度，就直接使用了zynq-PS侧的IIC，就一直搁置着了，这次抽空将这部分内容继续调试下去，这一次没花多少时间就调通了，现在将我的调试过程，经历，以及参考文档如下： 参考文档：pg090-axi-iic.pdf 参考链接：https://forums.xilinx.com/t5/Design-and-Debug-Techniques-Blog/IIC-Protocol-and-Programming-Sequence/ba-p/1072248 上面的这个
AXI&APB2SPI_spiapb_spi转APB_axi数据转spi_axi总线_SPI2APB
09-11
APB总线转SPI接口模块SV代码以及AXI总线转SPI接口模块SV代码
AXI4接口 vs AXI4-Lite：如何为你的SPI应用选择最佳IP核配置
最新发布
weixin_29192365的博客
03-19 396
本文深入解析AXI4与AXI4-Lite接口在SPI控制器IP核选型中的关键差异，提供从总线利用率、寄存器访问模式到带宽需求的完整决策框架。通过实测数据对比，揭示AXI4在Quad SPI应用中的性能优势，并给出针对不同应用场景的选型建议和高级配置技巧，帮助工程师优化系统设计。
MicroBlaze系列教程：使用AXI_SPI接口实现嵌入式应用
ZwdvIot的博客
09-22 2459
我们首先对AXI_SPI接口进行了简要的介绍，并详细说明了配置和使用该接口的步骤。AXI_SPI接口是MicroBlaze系统中的一种串行外设接口，它基于SPI（串行外围接口）协议。要发送数据，需要将待发送的数据写入AXI_SPI接口的发送数据寄存器（TX_DATA_REG）。请注意，以上示例代码仅用于演示AXI_SPI接口的基本使用方法，实际应用中需要根据具体的需求进行适当的修改和扩展。通过对这些寄存器进行适当的配置，我们可以根据具体的应用需求来设置AXI_SPI接口的工作参数。2.1 配置时钟和引脚。
axi_quad_spi
ToFPGA的博客
01-24 7236
xilinx 官方IP axi_quad_spi 的使用说明及示例工程
AXI Quad SPI IP核基于AXI-Lite接口的标准SPI设计指南
u011565038的博客
06-08 3183
在标准SPI配置下，SPI设备除了包含基本的SPI特性外，还具备以下一些标准功能
AXI_lite代码简解（三）-AXI-LITE 自定义IP
OpenFPGA的博客
10-18 5857
AXI-LITE 自定义IP 目的：通过嵌入式软核或者硬核通过AXI_Lite接口（Master）控制FPGA端引脚的GPIO。 实现框图：                   图4 50 自定义IP应用框图 按照AXI互联机制我们知道，我们的自定义IP是通过AXI_Interconnect连接到Master端，整体的框图也比较简单，为了验证方便我们只按照红色线路径进行测试。 自定义的IP也比较简单，是直接在上面两节的基础上修改几个参数即可。 我们知道软核或者硬核通过接口向自定义IP写数据时，是通过sl
MicroBlaze系列教程（7）：AXI_SPI的使用(M25P16)
whik1194的博客
03-05 5071
Xilinx AXI-SPI IP共有两个：一个是标准的AXI_SPI，即4线制SPI，CS、SCLK、MOSI和MISO，另一个是AXI_Quad SPI，支持配置成标准SPI、2位数据线Dual SPI和4位数据线Quad SPI模式，在Xilinx ISE开发环境下有两个IP核是分开的，而在Vivado开发环境下，只有AXI_Quad SPI，可以配置成标准、Dual或Quad模式。
AXI4-Stream Subset Converter IP核
weixin_49477253的博客
12-19 2241
今天工程中看到了这个IP核，看了一些介绍和手册，做一下翻译工作！
AXI Quad SPI读写Flash做远程升级
热门推荐
q774318039a的博客
11-06 1万+
目录 简介 AXI Quad SPI IP设置 寄存器说明 AXI Quad SPI支持的通用命令 读flash id 读flash 数据 擦除扇区 写flash 数据 注意事项 简介 本文简要介绍xilinx 7系的AXI quad spi IP核的使用，主要用于读写boot用的flash(n25q128为例)做在线升级用。本文会略去很多细节，主要是因为我也没有搞得很懂，其次是很多细节可以在其他博客找到介绍。目前为止，我只尝试了使用axi lite接口配置寄存器...
【AXI】解读AXI协议乱序机制
weixin_43698385的博客
06-23 1万+
Transaction ID信号，使AXI4协议可以完成自身的乱序机制，从AXI3到AXI4的进化中，write interleaving被取消了，大的方向下，AXI遵循着相同ID顺序执行，不同ID乱序执行的原则，同时从主设备-互联网络-从设备的连接中，Transaction ID可能会出现额外的位扩展............
【数字IC】深入浅出理解AXI协议
weixin_43698385的博客
07-21 8005
深入浅出理解AXI协议，有关required信号与optional信号和不同的数据通路
Xilinx学习--AXI Quad SPI v3.2
weixin_38384271的博客
11-07 4974
AXI QSPI(Quad Serial Peripheral Interface) IP 提供串行接口连接SPI从设备，支持Standard(单线)、Dual(双线)、Quad(四线)。突发传输：也称为数据突发，在通信领域一般指在短时间内进行相对高带宽的数据传输。相邻的存储单元连续进行数据传输的方式，连续传输的周期数就是突发长度（Burst Lengths）。在突发传输模式下，多个数据单元当做一个单元（相当一个数据块）来传送，从而提高了传输效率。
Vivado AXI_Quad_SPI IP核
小瑞同学的博客
08-10 3461
Quad mode：对于标准模式SPI指令，IO0和IO1引脚是单向的，其功能与标准SPI模式下相同；对于四模式SPI指令，IO0、IO1、IO2和IO3引脚是单向或双向的，具体取决于传输命令、地址和数据时使用的内存类型。增强模式：IP核的AXI4-Lite接口被AXI4接口取代，所有寄存器都映射到与AXI4-Lite接口相同的偏移量。对于双模SPI指令，IO0和IO1引脚是双向的，具体取决于所选择的命令类型和内存。ext_spi_clk：该时钟用于SPI接口，应该是SPI接口预期的最大SPI频率的两倍。
MicroBlaze系列教程：AXI_IIC的应用实例
CodeMaven的博客
09-23 2261
然后，我们通过XIic_LookupConfig函数获取AXI_IIC IP核的配置信息，并使用XIic_CfgInitialize函数初始化IIC设备。请注意，上述代码中的AXI_IIC_0_DEVICE_ID是根据您在Vivado中为AXI_IIC IP核分配的设备ID而定的。请注意，上述代码中的AXI_IIC_0_DEVICE_ID是根据您在Vivado中为AXI_IIC IP核分配的设备ID而定的。接下来，我们将通过一个简单的示例来演示如何使用AXI_IIC接口读取和写入I2C设备的数据。
MicroBlaze系列教程（6）：AXI_IIC的使用(24C04 EEPROM)
whik1194的博客
02-19 3961
AXI IIC IP核使用实例，基于MicroBlaze软核处理器，以驱动EEPROM AT24C04为例，实现数据的读写。
【ZYNQ之PL侧 AXI-IIC使用】
qq_44498591的博客
12-18 1186
软件版本： vitis2021.1(vivado2021.1)硬件平台： 适用 XILINX A7/K7/Z7/ZU/KU 系列 FPGAPS自带2个I2C控制器，但很多情况需要更多的I2C控制器。这时候可以通过AXI-IIC IP核可以方便地实现更多I2C的扩展。
MYIR-ZYNQ7000系列-zturn教程(22)：用axi_iic对24C32进行读写
瞎想的博客
01-03 7904
开发板环境：vivado 2017.4 ，开发板型号xc7z020clg400-1，这个工程主要用axi_iic对24C32进行读写 链接：https://pan.baidu.com/s/1OHeFNlLTzk2xsaOUdUZ0kw 提取码：xfwa Step1 新建工程，调用一个zynq核并配置 设置SD卡管脚和uart（不同的开发板会有所差异） 设置SDIO频率...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值