点赞 点赞 0
评论 0
书签 书签 2

【IC萌新虚拟项目】ppu模块基于spyglass的lint清理环境搭建与lint清理

原创 已于 2023-07-27 11:49:10 修改 · 1.6k 阅读
cknow-ai 代码可运行
于 2023-06-21 20:57:54 首次发布
本文介绍了在IC开发中，如何使用spyglass进行PPU模块的lint环境搭建和lint清理工作。通过执行tcl脚本清理问题，详细说明了waive violation的三种处理方式，包括ignore规则、waive报错和代码内disable，强调了在使用这些方法时的注意事项。

关于整个虚拟项目，请参考：

【HISI IC萌新虚拟项目】Package Process Unit项目全流程目录_尼德兰的喵的博客-CSDN博客

前言

RTL代码在交付给验证同时进行功能验证时，可以同步进行lint的清理工作。一般而言影响编译和仿真的问题会在vcs的error和warning中被修正，因此清理lint的过程可以与功能验证同步进行。

lint环境搭建

仍然使用spyglass进行进行lint清理，关于环境搭建仍旧参考另外一篇文章：

spyglass使用教程_ic_爱好者的博客-CSDN博客

可以自己通过spyglass gui或者tcl脚本的方式，清零ppu模块的lint问题。当然如果不想太费事的话，在工程下有一个flow/spyg文件夹，在文件下执行：

spyg_rtl -f ../../rtl/ppu_top.rtl.lst -t ppu_top

 然后等待执行结束，可以在terminal上看到汇总：

标签
#verilog #芯片 #uvm #verification #IC
分类 嵌入式与硬件开发
了解本专栏 订阅专栏 解锁全文 超级会员免费看
【脚本篇】---spyglass lint脚本
冬瓜
05-26 6249
【代码】【脚本篇】---spyglass lint脚本。
spyglass-lint关闭(disable/stop/waiver)规则
cy413026的博客
08-27 5411
其中xxx就是被disable的某一项规则。在disable_block和enable_block之间的verilog code就是作用区域。如果没有enable_block语句，则disable_block的默认作用范围到endmodule。而且会报一个un-paired block waiver pragma defined for rule 'xxx'
【IC前端虚拟项目】spyglass lint环境组织与lint清理
moon9999的博客
04-07 1855
和上个虚拟项目的lint清理环节一样，关于spyglass的lint清理功能与流程还是大家通过各种资料去学习下就好啦。和之前不同的事，这次的虚拟项目里我把流程封装为Makefile，更加的贴近了实际项目交付流程。而后就可以根据提示进行lint的清理工作了。
工具使用——Spyglass lint学习
kammy0112的专栏
08-09 2万+
spyglass
【EDA Tools】Spyglass 检查 Verilog 和 SystemVerilog 混合语言及 Lint 检查
记录学习历程
04-24 5040
Spyglass可以用于检查混合设计中的语言互操作性和一致性问题。对于设计中包含多种硬件描述语言的情况，Spyglass 能够识别并解析其中的模块及其互连，并对其进行验证。例如，在包含 Verilog 和 VHDL 的混合设计中，Spyglass 会自动识别并解析 Verilog 和 VHDL 文件及其相互连接。通过运行 Spyglass Lint 功能，可以检查混合设计中的语言一致性问题，例如不兼容的数据类型、互操作性问题以及其他可能导致设计故障或不一致的问题。
spyglass的使用问题总结及一些option选项-工具（九）
Paul 安的博客
04-03 2万+
总结spyglass使用过程中出现的问题，总结使用步骤供参考，实践出真知，解决问题就是好方法。
SPYGLASS入门：lint和cdc
最新发布
qq_58300166的博客
02-06 1857
本文记录了使用Synopsys Spyglass工具进行RTL代码验证的过程。首先介绍了如何通过GUI界面添加文件、设置顶层模块并保存工程。详细说明了编译步骤及常见问题解决方法，如.sv文件解析和头文件路径设置。重点演示了Lint检查流程，包括结果查看和报告分析，并介绍了Waiver机制的使用方法。此外，还讲解了CDC检查所需的sgdc约束文件配置。最后提供了常用命令行操作，包括编译和运行特定检查目标的方法。文章为数字IC设计人员提供了Spyglass工具的基本使用指南。
spyglass 学习笔记之lint check
ltfysa的博客
08-11 3739
lint check
快速上手SpyGlass——基本流程
热门推荐
沧海一升的博客
01-17 3万+
快速上手spyglass
spyglass CDC方法学
学而不思则罔，思而不学则殆
10-26 1万+
CDC issues 亚稳态 spyglass CDC方法学流程 sdc2sgdc 黑盒子的clock用assume_path约束 该goal会产生clockreset的约束文件 利用cdc_top_down也可以从soc顶层生成block-level的约束 错误报告太多怎么看 优先解决 Ac_Sync_group属于结构性的错误 Convergence Glitches DataHold Data
一份spyglass做lint的lint.prj
cy413026的博客
10-23 1万+
目录 1.命令解释 1.1 以上的几类命令 1.1.1 set_option 1.1.2 current_methodology 1.1.3 current_goal 1.1.4 read_file 1.1.5 set_goal_option 1.1.6 set_parameter 对于以上命令的解释需要逐步更新，有些命令一看便知功能不再赘述。这些配置可以在使用spyglas...
Spyglass使用教程——实验一
weixin_45704530的博客
11-19 5925
之后点击“Read Design”，再在左侧点击“Run Design Read”开始进行设计文件编译和分析，在读取完成后会在下方窗口列出问题。如果需要修改代码，可以在代码窗口中点击有问题的代码行，使得光标落于该行，然后点击e即可将打开默认的编辑器进行代码编辑。错误信息以红色显示，警告以橙色显示，信息以绿色显示。在窗口上方中间点击Goal Setup ，然后在主窗口区勾选Lint_rtl（在lint中点击+即可见），如下图。左侧选择文件后点击中间的“Add”即可完成文件的添加，点击“OK”退出当前窗口。
2024.7.13 【SOC设计经验分享】Spyglass lint tcl 使用总结
clancy_lee的博客
07-13 494
spyglass lint tcl使用总结
使用VC SpyGlass Lint对RTL代码进行预综合
qq_36480087的博客
04-14 5946
预综合过程主要由VC SpyGlass Lint中集成的VC Static Platform完成。 准备文件： 待综合的.v文件（top.v） 步骤： 设置环境变量$VC_STATIC_HOME 如下 setenv VC_STATIC_HOME <installation_directory> set path = ($VC_STATIC_HOME/bin $path) 以命令行方式启动软件 % $VC_STATIC_HOME/bin/vc_static_shell 在命令行窗口中
数字芯片验证第7部分-项目实战
07-18
<p><img src="https://img-bss.csdnimg.cn/202206300145491839.jpg" alt="" /><img src="https://img-bss.csdnimg.cn/202206300146012719.jpg" alt="" /><img src="https://img-bss.csdnimg.cn/202206300146166289.jpg" alt="" /><img src="https://img-bss.csdnimg.cn/202206300146371620.jpg" alt="" /><img src="https://img-bss.csdnimg.cn/202206300146592199.jpg" alt="" /><img src="https://img-bss.csdnimg.cn/202206300147184227.jpg" alt="" /><img src="https://img-bss.csdnimg.cn/202206300147464171.jpg" alt="" /><img src="https://img-bss.csdnimg.cn/202206300147337025.jpg" alt="" /><img src="https://img-bss.csdnimg.cn/202206300147583862.jpg" alt="" /><img src="https://img-bss.csdnimg.cn/202206300148096520.jpg" alt="" /><img src="https://img-bss.csdnimg.cn/202206300148231947.jpg" alt="" /><img src="https://img-bss.csdnimg.cn/202206300148382809.jpg" alt="" /><img src="https://img-bss.csdnimg.cn/202206300149012013.jpg" alt="" /><img src="https://img-bss.csdnimg.cn/202206300149139282.jpg" alt="" /></p>
SpyGlass工具介绍
focus357的博客
02-20 8473
数字电路设计的流程里面有两个”不起眼“的步骤，LINT和CDC。 其中LINT尤其没有存在感。LINT和CDC其实是两个不同的东西，但是从功能上他们有时候会指向相同的问题，也就是说有重叠的部分，所以经常会放在一起做。在candence的工具里面，LINT/CDC是放在LEC这个大工具下面，而在synopsis的工具里面，是放在spyglass下面。 LINT 英文里LINT是线头，起这个名字的人大概是把芯片设计类比成衣服的制造——我们知道，线头的多少通常是衣服质量好坏的直观反映，所以做衣服有个一步骤就是剪线
SpyGlass Tcl脚本
m0_58628321的博客
06-19 1080
SpyGlass工具介绍——可进行sdc检查
seu他山之石的博客
07-16 9779
SpyGlass主要有五个功能： 一款针对verilog的工具 1.lint检查 2.CDC检查：跨时钟域检查 3.LowPower 4.约束Constraint检查 5.DFT检查 1.lint检查 检查verilog代码的语法和可综合性 2.CDC检查：跨时钟域检查 识别各种FIFO和握手信号 3.LowPower 在未进行DC和PR之前对verilog进行功耗分析 4.约束Constraint检查 验证SDC文件的正确性 5.DFT检查 测试ATPG的覆盖率分析 ...
SpyGlass问题整理记录
zya1314125的博客
04-27 4971
SpyGlass问题整理记录
芯片学习 8 ：清lint
search7的博客
08-11 1426
清理lint 的步骤
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

尼德兰的喵

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值