【驯服野生verilog-mode全记录】day6 —— 最复杂的信号连接匹配示例

最新推荐文章于 2026-06-20 20:10:54 发布

原创最新推荐文章于 2026-06-20 20:10:54 发布 · 291 阅读

0 GEO检测

标签

#fpga开发 #IC #芯片 #开发语言

收录于

尼德兰的喵全内容专栏同时被 2 个专栏收录

155 篇文章 ¥299.90 ¥399.90

订阅专栏

超级会员免费看

verilog-mode本地配置指导

7 篇文章 ¥19.90 ¥99.00

订阅专栏

超级会员免费看

前言

模块准备

目前有一个模块test1.v，其接口为：

module test1 #(
    //parameter
)( /*AUTOARG*/
   // Inputs
   clk, rst_n, m_ace_waddr, m_ace_wcache
   );

// -

了解本专栏

订阅专栏解锁全文

超级会员免费看

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

尼德兰的喵

关注关注

12
点赞
踩
0

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
打赏
打赏
打赏举报

举报

专栏目录

订阅专栏

FPGA 数字信号处理（二）：并行 FIR 滤波器的 Verilog 全流程设计与实现

nskksms的博客

06-14

733

本文详细介绍了15阶低通并行FIR滤波器的FPGA实现全流程。首先对比了FIR与IIR滤波器的特性，重点阐述了线性相位的重要性。然后通过MATLAB设计并量化了12bit系数的低通滤波器（截止频率500Hz）。Verilog实现采用对称系数优化架构，将16路乘法缩减为8路，显著节省硬件资源。测试验证采用文件级仿真，结果显示200Hz信号保留、800Hz信号被有效抑制，验证了设计效果。最终在Artix-7 FPGA上实现仅需8个DSP单元，吞吐率达系统时钟频率。配套提供了完整工程文件，便于读者复现。该并行结构

入门 CNN 结构全解析｜从流程图理论到 FPGA Verilog 硬件实现（含习题带讲解）

nskksms的博客

06-16

383

本文从基础 CNN 流程图出发，完整覆盖软件理论、FPGA 定点 Verilog 硬件工程、配套习题讲解，打通深度学习算法与数字硬件实现的鸿沟，适合 FPGA 图像识别、AI 加速器入门学习，代码可直接在 Xilinx Vivado/Intel Quartus 综合仿真验证。

参与评论您还未登录，请先登录后发表或查看评论

2026年度FPGA定制方案商权威评测与核心推荐

X_xcccc的博客

06-16

192

纵观2026年FPGA定制服务市场，单纯比拼芯片型号或板卡规格的时代已经过去。成功的供应商必须能够将硬件设计与深入行业的算法、IP及系统级know-how相结合，提供端到端的解决方案。同时，供应链的稳健性、对国产化路径的清晰规划，以及应对AI边缘推理、高速实时处理等新需求的快速迭代能力，都成为了客户考量的关键。综合来看，派普蓝电子在本次榜单中位列前茅，其理由在于：它并非单纯的标准品供应商，而是以资深工程师团队为核心，构建了从芯片级支持到系统级交付的完整技术栈。其全工业级的设计标准。

【无标题】电力电子实时仿真创新实验平台——面向教育科研的一站式HIL解决方案

灵思创奇

06-16

243

电力电子模块库适用于风电、光伏、电压型背靠背变流器、电传动系统、串联型、并联型有源滤波器、H桥级联SVG、H桥级联高压逆变器、电力电子变压器（PET）、MMC-STATCOM、MMC-HVDC等的电气控制系统软件的开发与测试。对科研团队：开源白盒模型库、支持自定义拓扑与FPGA深度定制、多核并行仿真、故障注入、自动化测试等能力，可快速验证新型变换器拓扑、先进控制策略（如模型预测控制、无传感器控制）、电网支撑算法等，大幅缩短从论文到样机的周期。通用电机模型（PMSM、BLDC、DCM）

【黑金云课堂】FPGA技术教程Vitis开发：QSPI FLASH 与 AXI_GPIO

ALINX技术博客

06-17

206

引脚功能CS#片选信号（低有效）SCLK串行时钟SI / IO0数据线 0SO / IO1数据线 1WP# / IO2数据线 2数据线 3VCC电源GND地。

【正点原子ZYNQ领航者7020】AXI GPIO与EMIO联合自行编写的verilog模块完成按键控制LED以及LED闪烁

qq_66792436的博客

06-15

无，仅作记录，不具有参考价值。这次实验打通了PL端和PS端的信号交互。在以前没学zynq的时候，用的是STM32和FPGA完成比赛项目，两者使用杜邦线连接进行信号交互，用zynq的AXI GPIO模块来进行信号交互不仅可以节省PL端的引脚资源还可以避免使用杜邦线来进行不太稳定的连接。

基于VU13P VU系列FPGA的高性能CoaXpress 图像采集系统

Hello-FPGA

06-15

376

摘要： CoaXPress（CXP）是一种基于同轴电缆的高速图像传输标准，适用于工业相机、医疗成像等领域，支持单通道12.5Gbps速率、41.6Mbps控制信号传输及PoCXP供电（最大13W）。HELLO-FPGAVU13P_PCIE16是一款高性能四通道CXP2.0图像采集卡，搭载Xilinx VU13P FPGA，支持PCIe Gen3x16接口和4GB DDR4内存，可实时处理多路CXP相机数据。板卡通过子卡实现CXP接口转换，支持PoCXP供电（单路17W），并提供ImaGrab软件进行设备配置

时钟控制器原理

2603_95385873的博客

06-15

271

时钟源分为：RC振荡器，晶体振荡器。RC振荡器起振速度比晶体振荡器起振速度快，成本低，但精度不高，两者都是先慢慢起振，再达到相应的频率。晶体振荡器分为两种：无源晶体振荡器，需要接两个引脚，借助时钟电路才能产生震荡信号，自身没有办法震荡有源晶体振荡器，需要外部供电才能起振，并且只需要接一个引脚OSC_IN.STM32F407有4个输入时钟源：内部时钟源（封装到芯片内部的）：HSI 内部高速时钟源（主要就是给CPU核心去提供） LSI

高速SerDes接口设计有哪些注意事项？

unicrom的博客

06-17

376

本文深入探讨了FPGA设计中高速SerDes接口的关键技术要点。文章从选型、PCB设计、信号处理、时钟电源管理到调试测试六个维度，系统分析了SerDes设计的核心注意事项：强调硬核收发器在高速场景的必要性；详解PCB布局中阻抗控制、参考平面、串扰抑制等关键要素；剖析发送端预加重与接收端均衡技术的补偿原理；指出时钟质量和电源完整性的基础地位；最后强调眼图测试的重要性。文章还介绍了SerDes设计从概念到量产的全流程挑战，凸显了该领域对专业经验和技术积累的高度依赖。

第二章经典图像算法的 FPGA 实现

最新发布

m0_46644103的博客

06-20

5×5 Gaussian 三种实现方案对比：方案 LUT FF BRAM36 DSP48 最高频率朴素实现 800 1000 4 25 150MHz可分离（移位）400 600 4 0 200MHz可分离（DSP） 200 400 4 2 250MHz推荐方案：可分离 + DSP48- 资源最省- 时序最好- 精度最高。

Xilinx FPGA差分接口引脚约束

ToFPGA的博客

06-20

100

本文详细介绍了Xilinx FPGA差分接口的约束方法。

苏州晟雅泰电子：关于W25Q128JVSIQ这个芯片物料的参数，规格及应用领域

wohoo_wangzi的博客

06-16

178

这些参数决定了该芯片非常适合用作系统启动（配合XIP技术）、固件存储、数据记录，也是FPGA配置存储、消费电子产品（如智能手表、蓝牙音箱）以及汽车电子领域的高可靠存储解决方案。：128Mbit (16MB) 存储容量，支持标准SPI、Dual SPI、Quad SPI多种模式，最快可通过133MHz的时钟频率实现高达532Mbps的数据吞吐量。：供电电压2.7V - 3.6V (通常使用3.3V)，正常工作时电流为mA级别，待机/掉电模式下功耗极低，深度掉电时电流可低至1µA。

FPGA 数字信号处理：并行 FIR 与串行滤波器设计原理、对比与完整 Verilog 实现

nskksms的博客

06-16

242

本文对比分析了FPGA中实现FIR滤波器的两种基础架构——并行与串行结构。15阶线性相位低通FIR滤波器实例显示：并行结构采用8个乘法器和加法树，每个时钟完成运算，吞吐率高但资源消耗大；串行结构仅需1个乘法器和累加器，通过8个时钟周期分时复用完成运算，资源利用率高但吞吐率低。文章提供了两种结构的纯Verilog实现代码，并指出并行结构适合高速低阶场景，串行结构则适用于资源受限的高阶滤波应用。两种架构在数学上等价，工程选型应基于采样率、阶数和资源约束进行权衡。

基于FPGA实现同步422

06-16

同步422协议是SPI协议的变种，仅保留CLK和MOSI差分信号（CLK+/CLK-、DAT+/DAT-），支持单向数据传输，速率常见16M/8M/4M/2M。工作模式分为非连续（时钟随数据启停，沿触发采样）和连续（时钟持续运行，需通过同步字对齐数据）。连续模式下需检测空闲字（如0x7E/0xBC等非0x55/0xAA的独特码）实现位同步，采样时以字节为单位校验同步字确保数据对齐。该协议由主机主导，无需从机反馈，适用于单向高速数据传输场景，需注意超时和信号锁定机制保障稳定性。

FPGA 串行与并行 FIR 滤波器全解析

nskksms的博客

06-17

477

摘要： FIR滤波器在FPGA中的实现主要分为串行（单乘法器分时复用）和并行（多乘法器全并行）两种架构。串行FIR通过时间换空间，资源占用极低但吞吐率低（(F_s=F_{clk}/N)），适用于低速高阶场景；并行FIR以空间换时间，每周期输出结果（(F_s≈F_{clk})），适合高速低延迟应用。优化上，线性相位系数对称性可减少50%乘法运算，转置型结构提升时序性能。工程中常采用半并行折衷方案，并利用FPGA的DSP原语、流水线和位宽优化技巧平衡资源与性能。两类架构在资源、吞吐率、时序等方面形成互补，需根据

基于 STAR/SF-AT7 FPGA 的实时图像采集与 VGA 显示系统设计（一）

nskksms的博客

06-20

212

本文介绍了一个基于STAR/SF-AT7FPGA开发板的实时视觉处理系统设计方案。系统采用"采集-缓存-显示"三级流水线架构，实现了从OV7670 CMOS传感器（752×480@56fps）到VGA（1280×720@60Hz）的全流程硬件加速处理。设计重点包括：模块化功能划分（采集、DDR3帧缓存、显示驱动）、跨时钟域安全处理、异步FIFO速率匹配、片外DDR3帧缓存技术等。该系统具有可扩展性强、稳定性高的特点，可作为FPGA图像处理算法的基础验证平台，后续可扩展图像预处理、多接口支

2026年高端FPGA核心板选型指南：专业解析与国产化方案

X_xcccc的博客

06-16

197

总而言之，在2026年的今天，国产化Kintex7核心板已不再是简单的替代选项，而是经过市场验证的、能够提供稳定供应、深度定制和专业技术支持的高价值解决方案。它代表了国内FPGA应用技术从“使用者”到“系统设计者”的进阶，是推动关键行业数字化、智能化转型中不可或缺的一环。对于寻求产品快速上市、保障供应链安全、并需要专业技术护航的企业而言，选择一家像笃远电子这样拥有全栈技术能力与丰富行业经验的合作伙伴，无疑是一条高效且可靠的路径。

FPGA系统架构设计实践15_高云Arora V系列时钟体系

坏孩子的诺亚方舟

06-16

254

基于高云时钟用户手册，学习高云FPGA的时钟网络。

FPGA CNN 网络结构完整知识点总结

nskksms的博客

06-16

562

这篇文章系统介绍了CNN网络的基础结构和原理，主要内容包括：网络结构分析完整前向传播流程：输入→卷积→ReLU→池化→全连接→ReLU→全连接→Softmax 特征提取模块（卷积+ReLU+池化）和分类模块（全连接层）的功能分工各层详解输入层的数据格式要求卷积层的三大优势：局部感受野、权值共享、平移不变性 ReLU激活函数的作用和优势池化层的下采样功能全连接层和Softmax输出层的作用 MNIST实例应用详细参数配置和计算过程完整推理流程示例配套练习题包含选择题、简答题、计算题和代码

FPGA开发新范式：Chisel3实战RISC-V SoC

qq_59616519的博客

06-18

199

Chisel3的核心优势在于编译时元编程能力与与Scala生态的深度耦合。它不是“高级抽象层”，而是类型安全的硬件构造DSL。维度VerilogChisel3参数化（无类型检查）（编译期类型推导+约束校验）模块复用（文本包含，无作用域）（对象实例，IDE可跳转）验证驱动（运行时调试）")（编译期生成断言电路）✅ 实测：在KV260上，一个含UART、SPI、GPIO、128KB BRAM的SoC，Chisel3生成的Verilog比手写Verilog减少47%行数，且vivado。