全文 - 02 Surface codes: Towards practical large-scale quantum computation

VII. 错误检测

既然我们已经能够构造表面码的逻辑算符，我们再次转向对表面码中错误的考虑。我们这里考虑的错误发生在物理量子比特上，无论是数据量子比特还是测量量子比特。错误的发生源于单量子比特错误（错误的 $\hat{X}$、$\hat{Y}$ 或 $\hat{Z}$ 操作）、测量错误（报告错误的结果并投影到错误的状态）、初始化错误（将量子比特设置到错误的状态）、Hadamard 错误（执行 Hadamard 操作的同时还执行了错误的 $\hat{X}$、$\hat{Y}$ 或 $\hat{Z}$）以及 CNOT 错误。这些类型的单个错误当然是最可能发生的，但串联错误也可能发生，例如在一个表面码周期中，两个、三个或更多相邻的数据量子比特遭受 $\hat{X}$ 错误，从而产生所谓的错误链。

只要能够识别每个表面码周期中发生的错误（即解码出哪些特定错误发生在哪些特定量子比特上），表面码就能够处理所有这些错误。一旦识别出来，这些错误就可以被追踪，并且这些信息可用于通过经典控制软件来修正任何后续的测量结果。Edmonds 最小权重完美匹配算法 [43, 44] 提供了一种自动化的方法来实现这一点，对于足够稀疏的错误它工作得非常完美，但随着错误密度的增加以及错误链长度的增加，它开始失效。因此，使用这种算法的数值模拟可以提供表面码对不同类型错误的容忍度估计。图4展示了一组此类模拟的示例。

用于生成图4的模拟包含了以下类型的错误，这些错误发生在图1所示的表面码周期中：

1. 试图对数据量子比特执行恒等操作 $\hat{I}$，但却执行了单量子比特操作 $\hat{X}$、$\hat{Y}$ 或 $\hat{Z}$，每种情况发生的概率为 $p/3$。

2. 试图将量子比特初始化到 $|g⟩$ 态，但却以概率 $p$ 制备了 $|e⟩$ 态。

3. 试图对测量量子比特执行 Hadamard 操作 $\hat{H}$，但额外执行了单量子比特操作 $\hat{X}$、$\hat{Y}$ 或 $\hat{Z}$ 中的一种，每种情况的概率为 $p/3$。

4. 对测量量子比特执行 $\hat{Z}$ 测量，但以概率 $p$ 报告了错误的值并投影到了错误的状态。

5. 试图执行测量量子比特-数据量子比特的 CNOT 门，但却执行了以下双量子比特操作之一：$\hat{I}\otimes \hat{X}$、$\hat{I}\otimes \hat{Y}$、$\hat{I}\otimes \hat{Z}$、$\hat{X}\otimes \hat{I}$、$\hat{X}\otimes \hat{X}$、$\hat{X}\otimes \hat{Y}$、$\hat{X}\otimes \hat{Z}$、$\hat{Y}\otimes \hat{I}$、$\hat{Y}\otimes \hat{X}$、$\hat{Y}\otimes \hat{Y}$、$\hat{Y}\otimes \hat{Z}$、$\hat{Z}\otimes \hat{I}$、$\hat{Z}\otimes \hat{X}$、$\hat{Z}\otimes \hat{Y}$ 或 $\hat{Z}\otimes \hat{Z}$，每种情况的概率为 $p/15$。

错误在模拟过程中随机发生，错误之间没有关联。概率 $p$ 是表面码周期中每一步的错误概率（模拟所用的周期有八个步骤（图1），因此表面码每个周期的总错误率约为 $8p$，更详细的讨论见第VII.B节）。Edmonds 匹配算法将稳定子测量结果中检测到的变化映射到物理量子比特错误；该算法出错的速率——即它错误识别某个特定错误报告来源的速率——被表示为 $P_L$，即每个表面码周期中出现在阵列中任何位置的 ${\hat{X}}_L$ 错误的数量。该错误率被绘制为每步错误率 $p$ 的函数。

$P_L$ 与 $p$ 之间的关系非常强烈地依赖于一个非常重要的数——阵列大小 $d$，我们也将它称为阵列的距离：$d$ 是定义一个 ${\hat{X}}_L$ 或 ${\hat{Z}}_L$ 算符所需的最少物理量子比特翻转（bit-flip 或 phase-flip）次数。例如，在图3中，我们需要至少五个物理算符来定义一个逻辑算符，因此该阵列的距离为 $d=5$。在距离 $d=55$ 时（这是图4模拟中出现的最大距离），等效阵列在水平方向上有55个数据量子比特，在垂直方向上也有55个数据量子比特。

对于较小的 $p$，$P_L$ 很小，并且随着 $d$ 的增加而变得更小。对于较大的 $p$，$P_L$ 更大，并且随着 $d$ 的增加而变得更大。这两种状态之间的转变发生在 $p$ 跨越阈值错误率 $p_{\text{th}}$ 时：对于 $p<p_{\text{th}}$，逻辑错误率随 $d$ 指数下降；而对于 $p>p_{\text{th}}$，$P_L$ 随 $d$ 增加。在图4中（适用于用上述错误源模拟的图1中的稳定子电路），阈值率为 $p_{\text{th}}=0.57\%$。我们注意到这个阈值比之前提到的一些阈值要小；这部分是因为阈值依赖于特定的表面码实现方式，但主要是因为我们包含了比早期文献中考虑的更多类型的错误。正如我们将在第VII.B节中更详细讨论的那样，逻辑错误率 $P_L$ 对不同类型的错误表现出显著不同的响应方式。

对于错误率 $p<p_{\text{th}}$，模拟显示逻辑错误率按幂律 $P_L\sim p^{d_e}$ 随 $p$ 缩放，其中对于奇数 $d$，我们定义错误维度为

$$d_e=(d+1)/2.(10)$$

对于偶数 $d$，我们向下取整，因此 $d_e=d/2$。利用这一点，图4中所示的错误率 $P_L$ 可以更具体地用以下经验公式近似：

$$P_L\simeq 0.03(p/p_{\text{th}}{)}^{d_e}.(11)$$

A. 逻辑错误率的统计模型

我们可以通过观察匹配算法失效的那些错误类型，来定性理解式(11)中的标度关系。考虑图5a，其中两个 measure-Z 量子比特报告了错误，图中以"E"标记。

图4.（彩色在线版）(a) 表面码错误率的数值模拟，以及这些错误率如何随阵列距离 $d$ 变化。每步错误率 $p$ 低于每步阈值错误率 $p_{\text{th}}=0.57\%$（虚线）时，表面码逻辑错误率 $P_L$ 随 $d$ 的增加而迅速趋于零。该阈值对应于整个表面码测量周期约 $4\%$ 的错误率。(b) 使用正文中给出的统计论证，对阵列距离 $d=3,7,11,25,55$ 估计的错误率。注意，该估计给出的逻辑错误率 $P_L$ 和每步阈值与更精确的模拟结果在定性上相似。
（图片说明：图 4. 在距离 $d=5,10,15,\dots ,55$ 的阵列上，使用 $10^6$ 次运行，对独立 $\hat{X}$ 和 $\hat{Z}$ 错误进行表面码错误检测模拟。显示了错误检测失败概率 $P_L$ 作为每步物理错误概率 $p$ 的函数。$p$ 的阈值约为 1%。显示了 $p=0.1\%$ 和 $p=1\%$ 的垂直虚线。）

图5.（彩色在线版）(a) 一个示例，其中两个 measure-Z 量子比特在二维阵列的同一行中报告错误，错误位置以“E”标记。该错误报告可能由 (b) 在同一表面码周期中，出现在从左数第2和第3个数据量子比特上的两个 $\hat{X}$ 错误产生，也可能由 © 该行中其余三个数据量子比特上出现的三个 $\hat{X}$ 错误产生。

（图片说明：图 5.（彩色在线）在表面码阵列中创建的逻辑量子比特。(a) 两个 $Z$ 缺陷（通过停用测量-$Z$ 量子比特创建）定义一个逻辑量子比特。逻辑 ${\hat{Z}}_L$ 算符是连接两个缺陷的 $\hat{Z}$ 算符链（粗线），逻辑 ${\hat{X}}_L$ 是环绕一个缺陷的 $\hat{X}$ 算符环。(b) 通过移动缺陷的边界来移动缺陷。© 通过扩展和收缩缺陷来移动缺陷。）

产生该错误报告的两种情形如图5b和c所示：在b中，五个数据量子比特中的两个发生了 $\hat{X}$ 错误；而在c中，该行中另外三个数据量子比特发生了 $\hat{X}$ 错误。这两个事件在测量结果上看起来完全相同。一个自然的结论会是假设只发生了两个数据量子比特错误；这当然更可能发生，因为这将以与 $p^2$ 成正比的概率发生，而图5c所示的三重错误将以与 $p^3$ 成正比的速率发生。更一般地，对于距离为 $d$ 的阵列，当 $(d+1)/2$ 重量子比特错误被误判为 $(d-1)/2$ 重错误时，会发生最多的误判，这些误判发生的速率按 $p^{d_e}$ 缩放。这解释了图4和式(11)中所见的一般标度关系，并强调了主要结果：量子比特错误的误判导致逻辑错误，且大阵列比小阵列更不容易出错。

逻辑错误率的大小可以通过简单的统计论证来估计，仅考虑数据量子比特上的错误（并忽略例如测量量子比特与数据量子比特之间CNOT门中的错误[22]）。如果错误链以图5所示的方式互为补集，它们将给出相同的测量结果；更形式化地说，如果两个错误链的乘积是一个与所有稳定子都对易的横跨阵列的链，则这两个错误链互为补集。由于最短的错误链最可能发生，我们只需考虑最小长度的横跨阵列的链，这些链包含 $d$ 个算符，并且可以在 $d$ 个数据量子比特行中的任意一行横跨阵列。

最可能的误判发生在长度为 $d_e-1=(d-1)/2$ 的错误链与长度为 $d_e=(d+1)/2$ 的错误链之间，前者是后者的补集。对于给定行中的一个错误链，可能的 $d_e$ 重错误的数目为 $d(d-1)\cdots d_e/d_e!$，其中分母出现是因为错误的顺序无关紧要。给定每步错误率 $p$，每个周期的单个错误率为 $p_e\simeq 8p$，因为每个周期有八个步骤。那么，根据这些统计论证，总的 ${\hat{X}}_L$ 错误率 $P_L^s$ 为

$$P_L^s=\frac{d\cdot d!}{(d_e-1)!d_e!}{p}_e^{d_e},(12)$$

其中因子 $d$ 考虑了阵列中 $d$ 个独立的行。该预测的图示如图4b所示，可以看到其标度方式与图4a中的模拟结果相似。

我们可以利用这些标度关系来估计获得期望逻辑错误率所需的量子比特数量。使用式(11)计算错误概率，我们在图6中绘制了数据量子比特和测量量子比特的总数 $n_q$，$n_q=(2d-1{)}^2$，相对于归一化到阈值的错误率 $p/p_{\text{th}}<1$，对应于三个逻辑错误率 $P_L$ 的值。我们发现，当 $p$ 接近阈值 $p_{\text{th}}$ 时，$n_q$ 迅速增加，因此门保真度的一个良好目标约为99.9%以上（$p\lesssim 10^{-3}$）。在这种情况下，一个逻辑量子比特需要包含 $10^3-10^4$ 个物理量子比特，以实现低于 $10^{-14}-10^{-15}$ 的逻辑错误率，足以以合理的成功概率执行Shor算法。

图6.（彩色在线版）每个逻辑量子比特所需的物理量子比特数估计值 $n_q$ 与单步错误率 $p$ 的关系，后者归一化到阈值错误率 $p_{\text{th}}$，针对不同目标逻辑错误率 $P_L$ 绘制。右侧轴的标注对应于单个逻辑量子比特的阵列距离 $d$。

当检测和识别时间上的错误时，类似的考虑也适用，这与上面讨论的空间相关错误相对。如果测量过程以每个表面码周期 $p_M$ 的速率给出错误，则双重错误（连续两次相同的错误）的概率为 $p_M^2$，依此类推。时间上的特定错误模式将遭受与式(12)中相同标度的误判，因此我们发现，假设测量错误率 $p_M$ 与物理量子比特错误率 $p$ 相当，我们需要在时间（以完整的表面码周期为单位）上保持与空间上大致相同的距离 $d$，以维持最小的逻辑错误率。这类更完整的计算可以在参考文献[45]中找到。

B. 不同错误类别的逻辑错误率

从图4这类模拟中计算出的逻辑错误率取决于模拟了哪些类型的错误，以及每种错误类型有多少发生机会。发生在数据量子比特上的错误，主要是数据量子比特的恒等（“空闲”）操作被错误的 $\hat{X}$、$\hat{Y}$ 或 $\hat{Z}$ 操作所取代，我们称之为**“0类错误”。每个表面码周期中，每个数据量子比特有四次发生此类错误的机会（图1中共有八个表面码周期步骤，其中四个步骤中每个数据量子比特正在经历CNOT门，留下四个步骤中数据量子比特处于空闲状态）。发生在测量量子比特上的错误，即初始化、测量和Hadamard操作，我们称之为"1类错误"；注意，在两个measure-Z恒等 $\hat{I}$（空闲）步骤期间发生的错误没有影响，因为它们之后是对measure-Z量子比特的基态初始化，因此这些错误无法传播。每个measure-X量子比特每个表面码周期有四次发生1类错误的机会，每个measure-Z量子比特有两次机会。因此，每个表面码周期中1类错误的平均发生机会为三次。最后，测量量子比特-数据量子比特CNOT操作中的错误我们称之为"2类错误"**。每个周期中有四个步骤可能发生2类错误，对应于每个测量量子比特的四个CNOT门。

逻辑错误率对1类错误最不敏感，对0类错误更敏感，对2类错误最敏感。这通过模拟得到了证明，在模拟中我们分别考察了逻辑错误率 $P_L$ 对来自每个错误类别的错误率的依赖关系，其他错误类别的错误率设为零，结果如图7所示。显然，不同的错误类别具有非常不同的阈值，图7a中的0类错误具有每步阈值4.3%和每周期阈值15.5%（每周期值并不正好是每步值的四倍，因为多个错误可能相互抵消）。图7b所示的1类measure-Z量子比特错误具有每步阈值25%，转换为每周期阈值50%，因为每个表面码周期中1类measure-Z错误有两次发生机会；measure-X量子比特的等效图具有每步阈值12.5%，并且由于measure-X量子比特每个周期中1类错误有四次发生机会，每周期阈值再次为50%。图7c所示的2类错误具有每步阈值1.25%（每周期阈值约为5%）。显然，对2类错误的敏感度最大，对1类错误的敏感度最小。

我们可以找到由每个错误类别导致的逻辑错误率标度的经验表达式：

$$\text{0类}:P_L^0\sim {\left(\frac{p_0}{p_{\text{th},0}}\right)}^{d_e}\text{其中}{p}_{\text{th},0}\simeq 0.043,$$

$$\text{1类}:P_L^1\sim {\left(\frac{p_1}{p_{\text{th},1}}\right)}^{d_e}\text{其中}{p}_{\text{th},1}\simeq 0.12,$$

$$\text{2类}:P_L^2\sim {\left(\frac{p_2}{p_{\text{th},2}}\right)}^{d_e}\text{其中}{p}_{\text{th},2}\simeq \mathrm{0.0125.}(13)$$

这里，速率 $p_0$、$p_1$ 和 $p_2$ 及其阈值是表面码周期中每步的，而逻辑错误率是每表面码周期的。逻辑错误率对错误维度 $d_e=(d+1)/2$（以阵列距离 $d$ 表示）的依赖关系与式(11)中给出的总逻辑错误率 $P_L$ 的表达式相同，但每种错误类别具有不同的阈值。

图7.（彩色在线版）每个表面码周期的 ${\hat{X}}_L$ 错误率 $P_L$ 作为每步物理错误率 $p$ 的函数，仅考虑 (a) 0类（数据量子比特）错误、(b) 1类（测量量子比特）错误和 © 2类（CNOT）错误（完整定义见正文）。对于 (b) 中的1类错误，结果针对 measure-Z 量子比特的初始化和测量错误，每个表面码周期有两次发生机会，而 measure-X 量子比特的等效结果包含 Hadamard 错误，每个周期有四次发生机会。

总逻辑错误率对同时发生的三种错误类别的依赖关系如图8所示，我们在图中展示了给出总逻辑错误率 $P_L=0.02$（大约等于阈值处 $P_L$ 的值）的错误率 $(p_0,p_1,p_2)$ 的等高线。该图显示，0类和2类错误对 $P_L$ 的影响大致相等，而 $P_L$ 对1类错误的敏感度大约低五倍。

图8.（彩色在线版）三种错误类别错误率 $p_0$、$p_1$ 和 $p_2$ 的等高线，它们组合后给出错误阈值，对应于总逻辑错误率 $P_L=0.02$。数据来自距离 $d=9$ 的数值模拟，线条为视觉引导。绿色点（上纵轴）是在没有0类或1类错误的情况下，给出 $P_L=0.02$ 的2类错误率。

回到一般错误率的讨论，我们看到表面码能够处理高达阈值 $p_{\text{th}}=0.57\%$ 的每步物理量子比特错误率，同时仍然保持阵列中逻辑态的完整性。这是通过识别这些错误的来源并对它们进行核算来实现的。随着阵列距离 $d$ 的增加，错误容忍度得到改善；只要错误率 $p$ 小于阈值 $p_{\text{th}}$，较大的 $d$ 值比较小的 $d$ 值给出更低的逻辑错误率。我们看到阵列距离 $d$ 是实现中的一个重要参数。事实上，正如我们将看到的，关键参数不是整个二维阵列的大小，而是在阵列内创建的逻辑量子比特的大小。我们将在第XII节回到这个话题。

在基本层面上，我们有物理量子比特，它们在每个表面码周期中被投影测量，错误被持续检测并在软件中进行核算。未通过表面码测量周期消除的错误会导致稳态 $|\psi ⟩$ 发生变化，正如稳定子测量中的变化所指示的那样。这些错误不影响逻辑态 $|q_L⟩$，因为它们被限制在 $|\psi ⟩=|Q⟩|q_L⟩$ 的直接稳定化部分 $|Q⟩$ 中。然而，当匹配算法出错时，就会发生逻辑错误，在这种情况下通常 $|Q⟩$ 和 $|q_L⟩$ 都会受到影响；然而，对于足够小的 $p$，这些错误非常罕见，直接稳定化的 $|Q⟩$ 和匹配算法保护 $|q_L⟩$ 的逻辑子空间免受绝大多数错误的影响。

当我们在这个平台上进行构建时，我们通常可以忽略这个错误核算装置的细节，转而讨论在不担心错误的情况下操控物理量子比特。在这个抽象层次上，我们因此是在处理**"经软件修正的"物理量子比特**。在接下来的几节中，我们将讨论逻辑量子比特的创建和操作；为了简化，我们在讨论中将主要忽略错误核算，但必要时我们会回到这个重要问题。

VIII. 创建逻辑量子比特**

我们已经描述了一种通过构建跨越整个阵列的 $\hat{X}$ 和 $\hat{Z}$ 算符链来创建逻辑算符 ${\hat{X}}_L$ 和 ${\hat{Z}}_L$ 的方法。这些逻辑算符与所有稳定子对易。然而，由于算符链必须跨越整个阵列，对于大阵列来说这变得 cumbersome（繁琐），并且对于只有两个 X 边界和两个 Z 边界的阵列，无论阵列多大，都只能给我们一个逻辑量子比特。我们可以通过创建更多样化的阵列边界来增加逻辑量子比特的数量；例如，使用短的交替 X 和 Z 边界将允许创建多个逻辑量子比特，增加可存储的信息量。然而，由于你无法以任何非平凡的方式变形连接不同位置同类型边界的算符——因为你无法让不同类型的边界相互穿越——在这些边界量子比特之间执行逻辑 CNOT 是不可能的，因此这种方法的用途有限。一种更强大的方法是在阵列边界内部创建孔（在已发表的文献中称为缺陷），这可以通过简单地关闭一个或多个内部 measure-X 和 measure-Z 量子比特来实现（"关闭"意味着测量量子比特不再执行 CNOT 后接测量的表面码周期）。

在图9中，我们展示了如何通过关闭一个 measure-Z 量子比特并创建一个孔来实现这一点，我们称之为"Z-cut 孔"。关闭 measure-Z 量子比特意味着我们不再测量其稳定子，这在表面码阵列中创造了两个额外的自由度。我们可以通过定义反对易的逻辑算符 ${\hat{X}}_L$ 和 ${\hat{Z}}_L$ 来以类似于我们操控阵列量子比特的方式操控这些自由度。我们将这个逻辑量子比特称为"单 Z-cut 量子比特"。

我们将 Z-cut 孔定位在阵列的 X 边界附近。关闭 $\hat{Z}$ 稳定子后，留下一个由 measure-X 量子比特包围的小孔，即这创建了一个内部 X 边界。我们定义算符 ${\hat{X}}_L={\hat{X}}_1{\hat{X}}_2{\hat{X}}_3$，它连接阵列的外部 X 边界与孔的内部 X 边界。可以看到，这个逻辑算符由跨越每个 $\hat{Z}$ 稳定子配对的算符链组成，因此它与阵列中的所有 $\hat{Z}$ 稳定子对易，并且显然也与所有 $\hat{X}$ 稳定子对易。我们还定义 ${\hat{Z}}_L={\hat{Z}}_3{\hat{Z}}_4{\hat{Z}}_5{\hat{Z}}_6$，一组环绕 Z-cut 孔的数据量子比特 $\hat{Z}$ 算符；$\hat{Z}$ 算符跨越每个 $\hat{X}$ 稳定子配对，与每个 $\hat{X}$ 稳定子对易，并且显然也与所有 $\hat{Z}$ 稳定子对易。这个算符环不受 $\hat{Z}$ 稳定子的约束（如果没有 Z-cut 孔的话它会受约束），因此它可以以非平凡的方式改变稳态 $|\psi ⟩$。

图9.（彩色在线版）单个 Z-cut 量子比特。阵列边界由顶部实线黑线指示，而阵列的其他三边向外无限延伸。显示了两个逻辑算符：从阵列外部 X 边界到 Z-cut 孔内部 X 边界的 ${\hat{X}}_L={\hat{X}}_1{\hat{X}}_2{\hat{X}}_3$，以及环绕 Z-cut 孔的 ${\hat{Z}}_L={\hat{Z}}_3{\hat{Z}}_4{\hat{Z}}_5{\hat{Z}}_6$。注意 ${\hat{X}}_L$ 和 ${\hat{Z}}_L$ 的算符链有一个共同的物理数据量子比特（数据量子比特3）。

${\hat{X}}_L$ 链和 ${\hat{Z}}_L$ 环共享一个数据量子比特，即图9中的量子比特3。因此这两个算符反对易：

$${\hat{X}}_L{\hat{Z}}_L=({\hat{X}}_1{\hat{X}}_2{\hat{X}}_3)({\hat{Z}}_3{\hat{Z}}_4{\hat{Z}}_5{\hat{Z}}_6)$$
$$={\hat{Z}}_4{\hat{Z}}_5{\hat{Z}}_6({\hat{X}}_3{\hat{Z}}_3){\hat{X}}_1{\hat{X}}_2$$
$$=-{\hat{Z}}_4{\hat{Z}}_5{\hat{Z}}_6({\hat{Z}}_3{\hat{X}}_3){\hat{X}}_1{\hat{X}}_2$$
$$=-{\hat{Z}}_L{\hat{X}}_L.(14)$$

你可以证明 ${\hat{X}}_L^2={\hat{Z}}_L^2=\hat{I}$，并且我们可以定义 ${\hat{Y}}_L={\hat{Z}}_L{\hat{X}}_L$。正如二维阵列一样，我们创建了一组与 Z-cut 孔相关的反对易算符，满足逻辑量子比特的所有要求，因此 Z-cut 孔确实是一个逻辑量子比特。我们注意到，如果阵列的外周长是一个单一的 Z 边界，那么将无法在 Z-cut 孔和阵列边界之间构建合适的 ${\hat{X}}_L$ 链；此外，阵列中所有 $\hat{Z}$ 稳定子的乘积将固定 ${\hat{Z}}_L$ 的值，因此在 Z 边界阵列中创建 Z-cut 孔不会创造任何额外的自由度：至少需要一个 X 边界才能创建单个 Z-cut 量子比特。注意这个量子比特的距离为 $d=3$，受限于 ${\hat{X}}_L$ 链的长度；可以通过将孔远离阵列边界一个稳定子单元来增加至 $d=4$，但如果不创建更大的量子比特孔，$d$ 无法增加到4以上（见第XII节）。在已发表的文献中，单个 Z-cut 量子比特被称为平滑缺陷（smooth defect）或对偶缺陷（dual defect）。

一个类似的单 X-cut 量子比特可以通过在至少有一个 Z 边界的阵列中关闭一个 measure-X 量子比特来形成；${\hat{Z}}_L$ 算符则是从阵列 Z 边界到由关闭 measure-X 量子比特创建的内部 Z 边界的 $\hat{Z}$ 算符链，而 ${\hat{X}}_L$ 算符是环绕 X-cut 孔的 $\hat{X}$ 比特翻转环。你可以证明这些逻辑算符满足所需的反对易关系。在已发表的文献中，单个 X-cut 量子比特被称为粗糙缺陷（rough defect）或原始缺陷（primal defect）。

通过创建不依赖于到达阵列边界之一的算符链的量子比特，这个概念可以变得更加有用，简化了它们的逻辑操控并大大增加了可以同时存储和操控的量子比特数量。图10展示了一个"双 Z-cut 量子比特"的例子，通过在阵列中关闭两个 measure-Z 量子比特实现。创建这两个 Z-cut 孔为阵列增加了四个额外的自由度。我们可以通过为上方 Z-cut 孔定义 ${\hat{X}}_{L1}$ 和 ${\hat{Z}}_{L1}$、为下方 Z-cut 孔定义 ${\hat{X}}_{L2}$ 和 ${\hat{Z}}_{L2}$ 来分别操控每个 Z-cut 孔，方式与单 Z-cut 量子比特完全类似。这四个线性独立的算符操控所有四个自由度，每个逻辑算符对 $({\hat{X}}_{Lj},{\hat{Z}}_{Lj})$ 与另一对算符对易，但彼此反对易。

我们可以通过用乘积 ${\hat{X}}_{L1}{\hat{X}}_{L2}$ 替换 ${\hat{X}}_{L1}$ 来以关联的方式操控两个量子比特孔；这个算符乘积与 ${\hat{Z}}_{L1}$ 和 ${\hat{Z}}_{L2}$ 都反对易，并且与 ${\hat{X}}_{L2}$ 一起提供与 ${\hat{X}}_{L1}$ 和 ${\hat{X}}_{L2}$ 相同的功能（注意我们可以通过乘以 ${\hat{X}}_{L2}$ 来恢复 ${\hat{X}}_{L1}$，利用 ${\hat{X}}_{L2}^2={\hat{I}}_L$）。现在，我们可以定义一个新的连接两个量子比特孔的 ${\hat{X}}_L$ 算符，如图10所示；这个算符是三个数据量子比特 $\hat{X}$ 算符的乘积，连接上方量子比特的内部 $\hat{X}$ 边界与下方量子比特的内部 $\hat{X}$ 边界。如果你查看该图，你会看到乘积 ${\hat{X}}_L{\hat{X}}_{L1}{\hat{X}}_{L2}$ 等于这些算符所包围的所有稳定子的乘积（这些稳定子在图10中以黑色轮廓标出）。因此，如果我们将 ${\hat{X}}_{L1}{\hat{X}}_{L2}$ 乘以所有这些稳定子，我们就生成了 ${\hat{X}}_L$，所以事实上 ${\hat{X}}_L$ 等价于 ${\hat{X}}_{L1}{\hat{X}}_{L2}$，最多差一个 $\pm 1$ 的符号（符号等于所有被包围稳定子的乘积）。因此我们可以用 ${\hat{X}}_L$ 替换 ${\hat{X}}_{L1}{\hat{X}}_{L2}$。

我们现在有了算符集 {X^L,X^L2,Z^L1,Z^L2}\{\hat{X}_L, \hat{X}_{L2}, \hat{Z}_{L1}, \hat{Z}_{L2}\}{X^L​,X^L2​,Z^L1​,Z^L2​}，其中逻辑 $\hat{X}$ 算符彼此对易，逻辑 $\hat{Z}$ 算符也是如此，但 ${\hat{X}}_L$ 与 ${\hat{Z}}_{L1}$ 和 ${\hat{Z}}_{L2}$ 都反对易，因为它们每个都共享一个数据量子比特；${\hat{X}}_{L2}$ 只与 ${\hat{Z}}_{L2}$ 反对易。

图10.（彩色在线版）双 Z-cut 量子比特，通过关闭两个 measure-Z 量子比特形成。对于每个 Z-cut 孔，我们可以定义逻辑算符 ${\hat{X}}_{L1}$ 和 ${\hat{Z}}_{L1}$、${\hat{X}}_{L2}$ 和 ${\hat{Z}}_{L2}$，其中 ${\hat{X}}_{L1}$ 和 ${\hat{X}}_{L2}$ 从右侧阵列 X 边界延伸到每个 Z-cut 孔的内部 X 边界，而 ${\hat{Z}}_{L1}$ 和 ${\hat{Z}}_{L2}$ 是环绕每个 Z-cut 孔的环。我们可以用乘积 ${\hat{X}}_{L1}{\hat{X}}_{L2}$ 替换 ${\hat{X}}_{L1}$（虚线蓝线），它对两个量子比特孔都执行 ${\hat{X}}_L$ 比特翻转，并与 ${\hat{X}}_{L2}$ 一起提供与两个独立 $\hat{X}$ 算符等效的功能。然而，乘积 ${\hat{X}}_{L1}{\hat{X}}_{L2}$ 可以乘以所有轮廓所示的 $\hat{X}$ 稳定子，这些稳定子最多给算符一个符号变化，从而得到等效算符 ${\hat{X}}_L$（实线蓝线），它连接两个量子比特孔。

我们只对这个双量子比特中的四个自由度中的两个感兴趣，因为使用所有四个自由度需要使用连接到可能遥远边界的算符。这与逻辑量子比特的二维布局不一致，因为当试图执行门操作时，所有这些长程算符会相互缠绕。有必要使每个逻辑量子比特是局域的，这意味着它的算符必须是局域的，才能并行执行逻辑门。因此，我们选择使用 ${\hat{X}}_L$ 以及 ${\hat{Z}}_{L1}$ 或 ${\hat{Z}}_{L2}$ 中的一个。如果我们选择使用 ${\hat{Z}}_{L2}\equiv {\hat{Z}}_L$，并用这对算符定义 ${\hat{Y}}_L={\hat{Z}}_L{\hat{X}}_L$，我们就有了双 Z-cut 量子比特的完整逻辑量子比特算符集 {X^L,Z^L,Y^L}\{\hat{X}_L, \hat{Z}_L, \hat{Y}_L\}{X^L​,Z^L​,Y^L​}。通过将自己限制在这组逻辑算符中，我们以关联的方式改变两个量子比特孔，因此实际上我们是在操控一个单一的两能级逻辑量子比特；我们将这个复合逻辑量子比特的态以通常的方式写为，例如 $\alpha |g_L⟩+\beta |e_L⟩$。注意在更高级的工作中[46]，允许更一般的缺陷和逻辑算符配置。

我们可以通过关闭两个 measure-X 量子比特来以类似于双 Z-cut 量子比特的方式创建双 X-cut 量子比特。双 Z-cut 和双 X-cut 量子比特类型都展示在图11中。双 X-cut 量子比特的逻辑算符以类似于双 Z-cut 量子比特的方式定义：${\hat{Z}}_L$ 算符是连接两个 X-cut 孔的链，我们选择 ${\hat{X}}_L={\hat{X}}_{L1}$ 或 ${\hat{X}}_L={\hat{X}}_{L2}$ 中的一个，即环绕两个 X-cut 孔之一的算符环。很容易证明这些逻辑算符满足必要的反对易关系。

在文献中，双 Z-cut（双 X-cut）量子比特被称为平滑（粗糙）量子比特或对偶（原始）量子比特。由于从这一点开始我们将几乎只讨论双切口量子比特，我们将简单地称它们为 Z-cut 和 X-cut 量子比特。

图11.（彩色在线版）(a) 双 Z-cut 和 (b) 双 X-cut 量子比特，分别在大阵列中通过关闭两个 measure-Z 和两个 measure-X 量子比特形成；假设阵列向外无限延伸。对于双 Z-cut 量子比特，逻辑算符包括连接一个 Z-cut 孔内部 X 边界到另一个 Z-cut 孔的 ${\hat{X}}_L={\hat{X}}_1{\hat{X}}_2{\hat{X}}_3$ 链，以及环绕下方 Z-cut 孔的 ${\hat{Z}}_L={\hat{Z}}_3{\hat{Z}}_4{\hat{Z}}_5{\hat{Z}}_6$ 环。对于 X-cut 量子比特，我们有连接两个内部 X-cut 孔 Z 边界的 ${\hat{Z}}_L={\hat{Z}}_1{\hat{Z}}_2{\hat{Z}}_3$ 链，以及环绕下方 X-cut 孔的 ${\hat{X}}_L={\hat{X}}_3{\hat{X}}_4{\hat{X}}_5{\hat{X}}_6$ 环。${\hat{X}}_L$ 和 ${\hat{Z}}_L$ 算符链共享一个数据量子比特，两个例子中都是数据量子比特3，因此这两个算符反对易。注意，环算符（Z-cut 量子比特的 ${\hat{Z}}_L$ 和 X-cut 量子比特的 ${\hat{X}}_L$）可以环绕量子比特中的两个孔中的任意一个，如正文中所讨论。

两种不同类型的逻辑量子比特，Z-cut 和 X-cut，是执行提供表面码中逻辑 CNOT 操作的拓扑编织变换所必需的：只有混合量子比特类型之间的编织才提供所需的功能。然而，正如我们在下面讨论的，可以通过使用 X-cut 量子比特作为中介来在两个 Z-cut 量子比特之间执行拓扑 CNOT；类似地，可以使用 Z-cut 作为中介来在两个 X-cut 量子比特之间执行 CNOT。因此，使用主要一种类型的逻辑量子比特就可以完成任意量子计算，另一种量子比特类型只以辅助角色出现。

我们引入的逻辑量子比特是"小"的，因为我们只关闭单个测量量子比特（移除单个稳定子）在每个孔中。对于图11所示的 Z-cut 量子比特，${\hat{Z}}_L$ 环由四个数据量子比特 $\hat{Z}$ 算符组成，连接两个量子比特孔的 ${\hat{X}}_L$ 算符链有三个数据量子比特 $\hat{X}$ 算符。因此这个量子比特的距离只有 $d=3$，意味着这些逻辑量子比特相对容错性较差。将两个孔移得更远会将距离增加到 $d=4$，受限于 ${\hat{Z}}_L$ 环的长度。在第XII节中，我们描述了如何创建和初始化更大距离的逻辑量子比特，如第VII节所讨论的，这些量子比特显著更容错。

IX. 软件实现的 ${\hat{Z}}_L$ 和 ${\hat{X}}_L$**

我们现在必须告知读者表面码的一个奇特方面：我们花了大量时间讨论的逻辑算符 ${\hat{X}}_L$ 和 ${\hat{Z}}_L$ 实际上并没有在表面码硬件中实现！这些操作完全由经典控制软件处理，正如我们马上将描述的。这些逻辑门可以通过对数据量子比特执行物理比特翻转和相位翻转操作来实现，因为表面码对这类单量子比特门中的错误相当容忍；然而，基于硬件的解决方案总是比控制软件中实现的方案具有更高的错误率。相反，每当某个特定量子算法调用 ${\hat{X}}_L$ 或 ${\hat{Z}}_L$ 算符时，该算符被交换通过算法中的每个后续逻辑操作，直到调用第二个相同的算符，此时两者抵消（因为 ${\hat{X}}_L^2={\hat{Z}}_L^2={\hat{I}}_L$），或者直到对逻辑量子比特进行测量，此时算符被应用于测量结果（因此 ${\hat{X}}_L$ 将通过反转 ${\hat{Z}}_L$ 测量的符号来应用，而对 ${\hat{X}}_L$ 测量没有影响，类似地，${\hat{Z}}_L$ 算符与 ${\hat{X}}_L$ 或 ${\hat{Z}}_L$ 测量组合时也是如此）。

我们用一个示例来演示这个概念，同时警告这个示例使用了一些我们尚未介绍的结果；读者可能想在阅读了第XIV.C节中 CNOT 的 Heisenberg 表示讨论后再回到这个示例。我们用双量子比特算符 ${\hat{C}}_L$ 表示双量子比特 CNOT 操作，它按照那里描述的规则变换双量子比特算符（例如 ${\hat{C}}_L({\hat{I}}_L\otimes {\hat{Z}}_L)=({\hat{Z}}_L\otimes {\hat{Z}}_L){\hat{C}}_L$）。考虑图12a所示的电路片段，其中逻辑量子比特1上的 ${\hat{Z}}_L$ 算符和量子比特2上的恒等 ${\hat{I}}_L$ 算符之后，是量子比特1上的逻辑 Hadamard 门、量子比特1为控制端量子比特2为目标端的逻辑 CNOT 门、以及量子比特1上的第二个逻辑 Hadamard 门，电路以两个逻辑量子比特的 ${\hat{X}}_L$ 测量结束。

不是实际将 ${\hat{Z}}_L$ 算符应用于量子比特1，而是将 ${\hat{Z}}_L$ 算符交换通过 Hadamard 门，它将 ${\hat{Z}}_L$ 变换为 ${\hat{X}}_L$（使用 ${\hat{H}}_L{\hat{Z}}_L={\hat{X}}_L{\hat{H}}_L$；参见例如[2]）。这展示在图12b中。然后量子比特1上的 ${\hat{X}}_L$ 和量子比特2上的 ${\hat{I}}_L$ 被交换通过 CNOT 门，使用 ${\hat{C}}_L({\hat{X}}_L\otimes {\hat{I}}_L)=({\hat{X}}_L\otimes {\hat{X}}_L){\hat{C}}_L$，在 CNOT 之后留下量子比特1上的 ${\hat{X}}_L$ 和量子比特2上的 ${\hat{X}}_L$，如图12c所示。将第一个量子比特的 ${\hat{X}}_L$ 交换通过第二个 Hadamard 门，这变为量子比特1上的 ${\hat{Z}}_L$ 和量子比特2上的 ${\hat{X}}_L$（图12d）。我们现在已到达电路末端的终端测量。此时执行测量，经典控制软件（已计算我们逐步通过的交换）根据需要修正测量结果：量子比特1的 ${\hat{X}}_L$ 测量 $M_X=\pm 1$ 被该量子比特上待定的 ${\hat{Z}}_L$ 反转符号为 $-M_X=\mp 1$，而量子比特2的 ${\hat{X}}_L$ 测量不受其待定 ${\hat{Z}}_L$ 的影响。${\hat{Z}}_L$ 和 ${\hat{X}}_L$ 算符的作用通过这些逻辑测量而结束。

图12.（彩色在线版）控制软件中如何处理 ${\hat{Z}}_L$ 和 ${\hat{X}}_L$ 算符的示例。这里我们将一个量子比特上的 ${\hat{Z}}_L$ 逻辑算符（蓝色（浅色））与第二个量子比特上的恒等 ${\hat{I}}_L$（蓝色（浅色））通过一系列逻辑操作（黑色）进行交换，这里包括两个 Hadamard 门和一个 CNOT 门，最后对每个量子比特进行测量。(a) 我们从量子比特1上的 ${\hat{Z}}_L$ 操作和量子比特2上的 ${\hat{I}}_L$ 恒等操作开始。(b) 两个操作向右交换一步，${\hat{Z}}_L$ 被 Hadamard 变换为 ${\hat{X}}_L$。© 两个操作通过 CNOT 门交换，量子比特1上的 ${\hat{X}}_L$ 保持不变，而第二个量子比特上的 ${\hat{I}}_L$ 变换为 ${\hat{X}}_L$。(d) 量子比特1上的 ${\hat{X}}_L$ 被第二个 Hadamard 变换为 ${\hat{Z}}_L$，最后 (e) 量子比特1上的 ${\hat{Z}}_L$ 将 $\hat{X}$ 测量的符号从 $M_X=\pm 1$ 改变为 $-M_X=\mp 1$，而量子比特2上的 ${\hat{X}}_L$ 对该量子比特的 $\hat{X}$ 测量没有影响。

一般来说，单量子比特 ${\hat{X}}_L$ 和 ${\hat{Z}}_L$ 算符可以在任何拓扑量子电路中交换通过各种单量子比特和双量子比特操作，而无需实际执行这些逻辑操作，直到它们与另一个相同的单量子比特算符抵消，或如上所述用于修正测量。我们在涉及 Hadamard 门和逻辑 CNOT 的简单电路中展示了这是如何工作的。我们将在第XVI节中讨论如何对 ${\hat{S}}_L$ 相位门和 ${\hat{T}}_L$ 门进行此操作。

X. 逻辑量子比特的初始化与测量**

虽然我们不实际在逻辑量子比特上执行 ${\hat{X}}_L$ 或 ${\hat{Z}}_L$ 操作，但我们确实需要初始化和测量量子比特。在本节中，我们描述了两种初始化逻辑量子比特态的方法和两种测量逻辑态的方法。

A. 初始化

有两种初始化逻辑量子比特态的方法，我们将称之为"简单"和"困难"。简单的方式是将量子比特初始化为其切口的本征态；对于 X-cut 量子比特，简单初始化是在 ${\hat{X}}_L$ 的 $|{+}_L⟩$ 或 $|{-}_L⟩$ 本征态中，而对于 Z-cut 量子比特，简单初始化是在 $|g_L⟩$ 或 $|e_L⟩$ 本征态中。该过程在图13中为 X-cut 量子比特进行了说明，从一个没有切口的二维阵列开始，立即过渡到一个具有双 X-cut 量子比特的阵列，通过关闭两个 measure-X 量子比特来创建两个 X-cut 孔。我们知道在关闭它们之前这两个 measure-X 量子比特的测量结果；如果我们将 ${\hat{X}}_L$ 定义为环绕上方量子比特孔的环，则量子比特的初始态对应于上方 measure-X 量子比特在关闭之前的测量结果，即如果 $X_{abcd}=+1$ 则为 $|{+}_L⟩$，如果 $X_{abcd}=-1$ 则为 $|{-}_L⟩$。如果初始态不是期望的态，我们可以对该逻辑量子比特应用一个 ${\hat{X}}_L$ 相位翻转；如上所述，这个相位翻转将在"软件中"应用，意味着它不会实际被应用，而是会被交换通过量子电路，直到被第二个算符抵消或逻辑量子比特被测量。

X-cut 逻辑量子比特在 ${\hat{X}}_L$ 基中初始化的替代方案是在 ${\hat{Z}}_L$ 基中执行"困难"初始化，即在 $|g_L⟩$ 或 $|e_L⟩$ 中。这可以在 ${\hat{X}}_L$ 基中初始化后使用逻辑 Hadamard 来完成。然而，逻辑 Hadamard 有些复杂（见第XV节），因此直接在 ${\hat{Z}}_L$ 基中初始化更简单。这在图14中为 X-cut 量子比特进行了说明。简要地说，从一个完全稳定的阵列开始，关闭一条 $\hat{X}$ 稳定子带，该带的每个端点将作为一个量子比特孔。此外，与该带相邻的 $\hat{Z}$ 稳定子从测量四个相邻数据量子比特切换为只测量三个（通过简单地从图1的表面码 CNOT 周期中排除一个数据量子比特）。在图14b中，有六个 $\hat{Z}$ 稳定子从四端操作切换为三端操作。三个孤立的数据量子比特（图14中编号为1、2和3）沿 $\hat{Z}$ 测量一次以维持纠错，然后如图14c所示设置为基态 $|g⟩$。将这三个量子比特设置为它们的基态确保稳态 $|\psi ⟩$ 将处于 ${\hat{Z}}_L={\hat{Z}}_1{\hat{Z}}_2{\hat{Z}}_3$ 算符的逻辑基态。最后，该带内部的两个 $\hat{X}$ 稳定子重新打开，三端 $\hat{Z}$ 稳定子切换回四端测量，完成该过程。细节在附录C中给出。

图13.（彩色在线版）X-cut 逻辑量子比特的简单初始化。使用逻辑量子比特的上孔，在通过关闭 measure-X 量子比特创建量子比特孔之前，稳定的 measure-X 测量结果等于量子比特的初始逻辑本征值。

注意，在初始化结束时重新打开的两个 $\hat{X}$ 稳定子的投影测量将使三个数据量子比特处于 ${\hat{Z}}_L$ 的 $+1$ 本征态，换句话说即 $|g_L⟩$ 本征态，即使数据量子比特本身将不再处于它们各自的基态 $|g⟩$。我们可以这样理解：在基态重置后，稳态 $|\psi ⟩$ 变换为 $|{\psi }^{\prime }⟩=|ggg⟩|\varphi ⟩$，其中 $|ggg⟩$ 是三个数据量子比特的态，而 $|\varphi ⟩$ 是阵列中所有其他数据量子比特的态。态 $|{\psi }^{\prime }⟩$ 是 ${\hat{Z}}_L$ 的 $+1$ 本征态，但如你可以轻易验证的，它不是所有 $\hat{X}$ 稳定子的本征态。然而，我们知道 ${\hat{Z}}_L$ 与所有 $\hat{X}$ 稳定子对易，因此存在 ${\hat{Z}}_L$ 和这些稳定子的共同本征态。态 $|{\psi }^{\prime }⟩$ 可以写成 $\hat{X}$ 稳定子本征态的叠加，其中所有这些本征态仍然是 ${\hat{Z}}_L$ 的 $+1$ 本征态，因此逻辑量子比特保持在 $|g_L⟩$ 中。$\hat{X}$ 稳定子测量将 $|{\psi }^{\prime }⟩$ 投影到这些本征态之一，留下一个态 $|{\psi }^{\prime \prime }⟩$，它仍然是 ${\hat{Z}}_L$ 的 $+1$ 本征态，但也是阵列中所有 $\hat{X}$（和 $\hat{Z}$）稳定子的本征态。

初始化 Z-cut 量子比特与 X-cut 量子比特的初始化完全类似。在 ${\hat{Z}}_L$ 本征态中初始化是简单的，因为为创建量子比特孔而关闭的 $\hat{Z}$ 稳定子确保逻辑量子比特处于 ${\hat{Z}}_L$ 本征态。在 ${\hat{X}}_L$ 本征态中初始化是"困难的"：关闭一条 $\hat{Z}$ 稳定子带，然后将孤立的数据量子比特初始化为 $\hat{X}$ 本征态 $|+⟩$ 或 $|-⟩$，使得态 $|\psi ⟩$ 随后处于 ${\hat{X}}_L={\hat{X}}_1{\hat{X}}_2{\hat{X}}_3$ 的本征态。然后稳定子重新打开，将数据量子比特投影到所有稳定子的本征态，同时保持它处于 ${\hat{X}}_L$ 的本征态。

B. 测量

测量逻辑量子比特使用的过程几乎与初始化相反。与初始化一样，测量可以分为"简单"或"困难"。对于简单测量，量子比特孔中的测量量子比特简单地打开，稳定子测量将逻辑量子比特投影到稳定子本征态，稳定子本征值等于逻辑量子比特的测量结果（通过完成 $d$ 个表面码周期以容错方式确定）。如果对图15a所示的 X-cut 量子比特执行此操作，我们打开孔中的两个 measure-X 量子比特，它们的测量将相邻的数据量子比特投影到 ${\hat{X}}_a{\hat{X}}_b{\hat{X}}_c{\hat{X}}_d$ 乘积本征态。这构成了对逻辑量子比特的 ${\hat{X}}_L$ 测量，${\hat{X}}_L$ 本征值等于 $X_{abcd}$ 的稳定值。如果该量子比特上有一个待定的 ${\hat{X}}_L$ 算符，则不会发生任何事情，而如果有一个待定的 ${\hat{Z}}_L$ 算符，测量结果的符号将被反转。注意这个过程销毁了逻辑量子比特，必须重新初始化才能再次使用。

图14.（彩色在线版）X-cut 逻辑量子比特的 $\hat{Z}$ 本征态（“困难”）初始化。过程步骤如下：(a) 从一个完全稳定的阵列开始，我们 (b) 关闭一列四个 measure-X 量子比特，将相邻的 measure-Z 量子比特从4端测量切换为3端测量，并对编号为1、2和3的数据量子比特执行 $\hat{Z}$ 测量，以维持错误追踪。© 我们将数据量子比特1、2和3重置（重新初始化）到 $|g⟩$，并 (d) 重新打开两个 measure-X 量子比特，将相邻的 measure-Z 量子比特切换回4端测量，从而留下一个由于步骤 © 而初始化为 $|g_L⟩$ 的逻辑量子比特。

对于困难测量，例如用于在 ${\hat{Z}}_L$ 基中测量 X-cut 量子比特，我们使用图15所示的测量过程。细节在附录D中给出。

对 Z-cut 量子比特执行 ${\hat{Z}}_L$ 的"简单"测量或 ${\hat{X}}_L$ 的"困难"测量使用完全类似的过程。

XI. 稳定子操控期间的错误**

我们的初始化和测量过程，特别是"困难"的那些，涉及打开和关闭稳定子、将稳定子从四端测量切换为三端测量再切换回来、测量单个数据量子比特、以及将数据量子比特重置（重新初始化）为 $\hat{X}$ 或 $\hat{Z}$ 的本征态。这些过程不仅用于初始化和测量，还构成了拓扑实现的 CNOT 操作以及逻辑 Hadamard 的核心。这些操控似乎会以某种不可检测的方式允许错误发生，因为我们正在操控稳定稳态的结构本身。然而，只要以适当的方式进行这种操控，结果表明稳态仍然受到保护。

图15.（彩色在线版）X-cut 逻辑量子比特的 Z 轴（“困难”）测量过程。我们 (a) 从一个 X-cut 量子比特开始，显示其逻辑算符 ${\hat{X}}_L$ 和 ${\hat{Z}}_L$，并 (b) 通过关闭两个量子比特切口之间的 measure-X 量子比特，同时将相邻的 measure-Z 量子比特从四端测量切换为三端测量，开始测量。我们对未稳定化的数据量子比特沿 $\hat{Z}$ 进行测量。测量结果的乘积即为 ${\hat{Z}}_L$ 的测量。一个待定的 ${\hat{Z}}_L$ 算符将没有影响，而一个待定的 ${\hat{X}}_L$ 将用于反转此测量结果的符号。然后我们 © 将量子比特重置到它们的基态 $|g⟩$ 并 (d) 通过打开所有稳定子来销毁逻辑量子比特。

例如，考虑图14中出现的 X-cut 量子比特的 $\hat{Z}$ 本征态"困难"初始化。从面板 a 到面板 b，我们关闭了一些 $\hat{X}$ 稳定子，并将一些 $\hat{Z}$ 稳定子从四端测量转换为三端测量，将数据量子比特1、2和3从阵列中隔离出来。从面板 b 到面板 c，我们执行数据量子比特基态重置，从面板 c 到面板 d，我们将稳定子重新打开。看起来错误可能发生在孤立的数据量子比特1、2或3上，或者发生在面板 b 和 c 中沿长切口边界的数据量子比特上。

首先考虑孤立的数据量子比特：这些量子比特上的 $\hat{Z}$ 错误将没有影响，因为这些数据量子比特在图15的面板 b 中沿 $\hat{Z}$ 测量，不受 $\hat{Z}$ 错误影响的测量，然后在面板 c 中重置为 $|g⟩$，这个过程也对 $\hat{Z}$ 错误免疫。然后这些数据量子比特在面板 d 中重新与阵列连接并完全稳定化，$\hat{Z}$ 错误以通常的方式处理。然而，这些数据量子比特之一的 $\hat{X}$ 错误将产生影响：如果这发生在面板 a 和 b 之间，$\hat{X}$ 错误将反转受影响数据量子比特的 $M_Z$ 测量，但通过计算该 $\hat{Z}$ 测量与相邻两个三端 $\hat{Z}$ 测量的乘积，并将这些乘积与面板 b 之前发生的相应四端测量进行比较，可以检测和定位这个错误，并修正数据量子比特 $\hat{Z}$ 测量结果。面板 b 和 c 之间的 $\hat{X}$ 错误将被数据量子比特的基态重置擦除，面板 c 和 d 之间的 $\hat{X}$ 错误将被通常的稳定子周期检测，因为我们知道稳定子打开之前的数据量子比特态。

现在考虑沿切口边界的数据量子比特：$\hat{X}$ 错误将以通常的方式被检测，因为这些数据量子比特中的每一个都由两个 $\hat{Z}$ 稳定子稳定化，这足以检测和定位这类错误。这些量子比特之一的 $\hat{Z}$ 错误将在监测该数据量子比特的单个 $\hat{X}$ 稳定子中产生符号变化；这随后可以被解释为该稳定子上的测量错误（因为它是孤立错误），或数据量子比特错误。然而，测量错误会随着表面码周期的继续而消失，因此通过在时间上比较结果，可以将错误识别为数据量子比特错误，并修正任何测量结果。

总之，通过仔细组合稳定子操控前后的测量来维持表面码错误检测，有时涉及将孤立量子比特的测量与三端稳定子组合，有时通过稍微修改错误定位算法来处理仅部分稳定化的数据量子比特（例如切口边缘的那些）上发生的错误。然而，这可以用与表面码阵列其余部分相同的容错方式完成，这意味着这些操控，只要它们尊重容错所需的空间和时间距离，就不会影响正确操作所需的稳定化。

XII. 更大的逻辑量子比特

我们可以通过关闭例如两个相距一定距离的 $\hat{Z}$ 稳定子来创建逻辑量子比特，创建两个具有 X 边界的小孔。如图11a所示，${\hat{Z}}_L$ 是环绕其中一个孔的 $\hat{Z}$ 算符链，仅涉及四个物理量子比特 $\hat{Z}$ 算符，等于孔边界上的数据量子比特数量。类似地，${\hat{X}}_L$ 算符是连接两个 Z-cut 孔的三个 $\hat{X}$ 算符链。我们可以将孔放得更远，增加 ${\hat{X}}_L$ 的距离，但这当然不会增加 ${\hat{Z}}_L$ 环的长度。与 ${\hat{Z}}_L$ 或 ${\hat{X}}_L$ 长度相同的错误链可以模拟这些逻辑算符，以不可检测的方式破坏逻辑量子比特；因此这设定了距离 $d$，它决定了物理量子比特错误率 $p$ 与匹配算法产生的逻辑错误率 $P_L$ 之间的关系，如第VII节所讨论的。对于图11中的逻辑量子比特，我们有 $d=3$，如果我们将孔分得更远，$d=4$ 是极限，由量子比特孔边界的数据量子比特数量决定。

如果我们增加两个孔的大小和间距，错误处理能力将显著提高，因为这将增加 ${\hat{Z}}_L$ 和 ${\hat{X}}_L$ 中涉及的物理量子比特数量。这里我们描述如何创建一个五稳定子 Z-cut 孔，将 ${\hat{Z}}_L$ 环中的物理量子比特算符数量从四个增加到八个，显著提高容错性。现在构成逻辑量子比特的两个更大的孔也可以移得更远，延长 ${\hat{X}}_L$ 的算符链，并提高其稳定性；如果 ${\hat{X}}_L$ 链增加到八个物理量子比特算符，那么我们就有一个距离 $d=8$ 的逻辑量子比特。这个距离必须在所有逻辑量子比特操作中保持，涉及打开或关闭稳定子的操作也必须在时间上至少间隔 $d=8$ 个表面码周期，以保留例如测量错误错误匹配所需的时间间距。当然，可以创建更大的量子比特；以方形模式关闭十六个 $\hat{Z}$ 稳定子和九个 $\hat{X}$ 稳定子将创建一个 $d=16$ 的 Z-cut 逻辑量子比特（量子比特的身份由它是环绕量子比特孔的 $\hat{Z}$ 算符环还是 ${\hat{X}}_L$ 算符环决定，前者对应于 Z-cut 量子比特，后者对应于 X-cut）。

创建更大 Z-cut 量子比特的过程在图16中概述；创建更大 X-cut 量子比特使用完全类似的过程。细节在图注和附录E中给出。

图16所示的过程将量子比特初始化为 ${\hat{Z}}_L$ 的本征态，本征值等于切口中四个 $\hat{Z}$ 稳定子的稳定测量结果的乘积。使用类似于第X节中描述的程序，可以将量子比特初始化为 ${\hat{X}}_L$ 本征态。

图16.（彩色在线版）具有五稳定子孔的 Z-cut 量子比特，仅显示上方的量子比特多单元孔。逻辑算符 ${\hat{Z}}_L$ 是链 ${\hat{Z}}_L={\hat{Z}}_1{\hat{Z}}_2{\hat{Z}}_3{\hat{Z}}_4{\hat{Z}}_5{\hat{Z}}_6{\hat{Z}}_7{\hat{Z}}_8$，以红色（灰色）显示。四个 $\hat{Z}$ 稳定子 ${\hat{Z}}_{s1}$、${\hat{Z}}_{s2}$、${\hat{Z}}_{s3}$ 和 ${\hat{Z}}_{s4}$ 与 $\hat{X}$ 稳定子 ${\hat{X}}_{s1}$ 一起被关闭，四个内部数据量子比特沿 X 测量以进行错误追踪。${\hat{Z}}_L$ 的初始值等于在关闭稳定子之前四个 $\hat{Z}$ 稳定子测量结果的乘积（注意此稳定子乘积与每个单独的数据量子比特测量 $M_X$ 对易）。

测量更大的量子比特也与测量小量子比特的过程类似。如果我们想在图16中沿 ${\hat{Z}}_L$ 测量逻辑量子比特，这是一个"简单"测量，我们打开孔中的四个 $\hat{Z}$ 和一个 $\hat{X}$ 稳定子；${\hat{Z}}_L$ 本征值等于四个 $\hat{Z}$ 稳定子的稳定乘积，$Z_{s1}{Z}_{s2}{Z}_{s3}{Z}_{s4}=\pm 1$（其中例如 $Z_{s1}=Z_{1,abcd}$ 是稳定子 ${\hat{Z}}_{s1}$ 的测量结果）。如果我们想改为沿 ${\hat{X}}_L$ 测量逻辑量子比特，这是一个"困难"测量，我们遵循类似于小量子比特困难测量的程序，如图15所示：我们打开 ${\hat{X}}_L$ 链穿过的 $\hat{Z}$ 稳定子带，将相邻的 $\hat{X}$ 稳定子从四端测量切换为三端测量，并沿 $\hat{X}$ 测量每个孤立的数据量子比特。每个数据量子比特的 $\hat{X}$ 本征值相乘，它们的乘积就是 $X_L$ 的值。最后，我们将这些数据量子比特重置到它们的基态 $|g⟩$，并重新打开所有稳定子，销毁逻辑量子比特。