【信息科学与工程学】【研发体系】第十篇 半导体电路设计——系统级封装与异构集成(SiP & Heterogeneous Integration)

系统级封装与异构集成知识体系

一、 设计方法与工具(表130.1x系列)

130.1: 芯粒架构划分理论与成本-性能模型

多目标优化算法(如NSGA-II)在芯粒划分中的应用;不同互连技术(UCIe, BoW, AIB)的成本模型对比。

 芯粒架构划分理论与成本-性能模型

表1:芯粒划分的多维决策空间

决策维度

设计变量

取值范围/选项

性能影响

成本影响

权衡考虑

工艺节点

各模块工艺选择

3nm, 5nm, 7nm, 12nm, 16nm, 22nm, 28nm等

频率↑10-15%/节点,功耗↓30-40%/节点

成本指数增长(2-3倍/节点),掩膜成本指数增长

关键路径模块用先进工艺,非关键用成熟工艺

芯粒数量

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值