IIC硬件设计指南

以上内容均为博主学习总结，如有侵权请联系我删帖。

目录

1.上拉电阻选择

2.上拉电阻摆放位置

3.上拉电阻电源选择

4.I2C总线初始电平 

1.上拉电阻选择

由于IIC的接口电阻普遍是开漏输出，因此需要添加上拉电阻，电阻的值确定也是有一定的规则

1K<RP<10K

        RP 不宜过小，一般不低于1KΩ

        一般 IO 端口的驱动能力在 2mA～4mA 量级。如果 RP阻值过小，VDD 灌入端口的电流将较大，这导致端口输出的低电平值增大(I2C 协议规定，端口输出低电平的最高允许值为 0.4V)；如果灌入端口的电流过大，还可能损坏端口。故通常上拉电阻应选取不低于 1KΩ的电阻（当 VDD＝3V 时，灌入电流不超过 3mA）。

        RP 不宜过大，一般不高于 10KΩ
        由于端口输出高电平是通过 RP 实现的，线上电平从低到高变化时，电源通过 RP 对线上负载电容 CL 充电，这需要一定的时间，即上升时间。端口信号的上升时间可近似用充电时间常数 RPCL 乘积表示。

        信号线负载电容（对地）由多方面组成，包括器件引脚、PCB 信号线、连接器等。如果信号线上挂有多个器件，负载电容也会增大。比如总线规定，对于的 400kbps 速率应用，信号上升时间应小于 300ns；假设线上 CL 为 20PF，可计算出对应的 RP 值为 15KΩ。

        如果 RC 充电时间常数过大，将使得信号上升沿变化缓慢，达不到数据传输的要求。因此一般应用中选取的都是几 KΩ 量级的上拉电阻，比如都选取 4K7 的电阻。