计算机组成

储存器1

计算机的存储器采用分级方式是为了
A、方便编程
B、解决容量、速度、价格三者之间的矛盾
C、保存大量数据方便
D、操作方便
正确答案： B 

存储器分层体系结构中，存储器从速度最快到最慢的排序是
A、寄存器-主存-Cache-辅存
B、寄存器-主存-辅存-Cache
C、寄存器-Cache-辅存-主存
D、寄存器-Cache-主存-辅存
正确答案： D 

某计算机字长为32位，按字节编址，采用小端(Little Endian)方式存储数据。假定有一个double型变量（占8个字节），其机器数表示为1122 3344 5566 7788H，存放在0000 8040H开始的连续存储单元中，则存储单元0000 8046H中存放的是
A、22H
B、33H
C、77H
D、66H
正确答案： A 

双端口RAM在（ ）情况下会发生读/写冲突。
A、左端口和右端口的地址码不同
B、左端口和右端口的地址码相同
C、左端口和右端口的数据码不同
D、左端口和右端口的数据码相同
正确答案： B 

采用虚拟存储器的目的是
A、提高主存的速度
B、扩大辅存的存取空间
C、扩大存储器的寻址空间
D、以上都不对
正确答案： C 

常用的虚拟存储器寻址系统由（ ）两级存储器组成。
A、主存-辅存
B、缓存-主存
C、缓存-辅存
D、以上都不对
正确答案： A 

下列存储器中，在工作期间需要周期性刷新的是
A、SRAM
B、DRAM
C、ROM
D、FLASH
正确答案： B 

下列关于缺页处理的叙述中，错误的是
A、缺页是在地址转换时CPU检测到的一种异常
B、缺页处理由操作系统提供的缺页处理程序来完成
C、缺页处理程序根据页故障地址从外存读入所缺失的页
D、缺页处理完成后回到发生缺页的指令的下一条指令执行
正确答案： D 

DRAM电容上的电荷一般只能维持1-2ms,所以每隔2ms必须刷新一次，常用的刷新方式有哪些？
正确答案：
集中刷新，分散刷新，异步刷新
之所以刷新是因为（ 动态存储器依靠电容电荷存储信息，时间一长，电荷可能泄放，因此要定期刷新  ）。

一个四体并行交叉存储器，每个模块容量是64K×32位，按字编址，存取周期为200ns，请问在一个存取周期中，整个存储器能向CPU提供多少位二进制信息？
正确答案：
32位×4=128位

已知接收到的汉明码为0100111（按配偶原则配置），试问欲传送的信息是什么？
正确答案：
P4P2P1=110, 正确码为0100101，所以信息是0101

若某存储器存储周期为250ns,每次读出16位，该存储器的数据传输率是多少？
16位=2B，所以，数据传输率是2B/(250×10^-9s)=8×10^6 B/s

储存器2

某C语言程序段如下：
   for(i=0; i<=9; i++)
   {
         temp=1;
         for(j=0; j<=i; j++) temp*=a[j];
         sum+=temp;
}
   下列关于数组a的访问局部性的描述中，正确的是
A、时间局部性和空间局部性皆有
B、无时间局部性，有空间局部性
C、有时间局部性，无空间局部性
D、时间局部性和空间局部性皆无
正确答案： A 

下列命令组合的一次访问过程中，不可能发生的是
A、TLB未命中，Cache未命中，Page未命中
B、TLB未命中，Cache命中，Page命中
C、TLB命中，Cache未命中，Page命中
D、TLB命中，Cache命中，Page未命中
正确答案： D 

为使虚拟存储系统有效地发挥其预期的作用，所运行程序应具有的特性是
A、不应含有过多的I/O操作
B、大小不应小于实际的内存容量
C、应具有较好的局部性
D、顺序执行的指令不应过多
正确答案： C 

虚拟存储管理系统的基础是程序访问的局部性原理，此原理的基本含义是
A、在程序的执行过程中，程序对主存的访问是不均匀的
B、空间局部性
C、实际局部性
D、代码的顺序执行
正确答案： A 

设某机主存容量为16MB，按字节编址，缓存的容量为16KB。每字块有8个字，每个字32位。设计一个四路组相连映射（即缓存每组内共有4个字块）的缓存组织，要求：
（1）给出主存地址字段中各段的位数。
主存字块标记12位 组地址7位  字块内地址5位
（2）设缓存初态为空，CPU依次从主存第0、1、2、…、99号单元读出100个字（主存一次读出一个字），并重复此次序读8次，问命中率是多少？
(100*8-13)/(100*8)=98.375%
（3）若缓存的速度是主存速度的6倍，试问有缓存和无缓存相比，速度提高多少倍？
缓存访问一次时间为t, 主存访问一次时间为6t, 则无缓存访问时间6t*800,有缓存访问时间为t(800-13)+6t*13,提高倍数为：
6t*800/(t(800-13)+6t*13)-1≈4.5

一个采用直接映射方式的16KB缓存，假设块长为8个32位的字，按字节编址，则地址为FDA459H的主存单元映射到缓存的第几块内（十进制表示）。
正确答案：
直接映射方式下，块大小8*4B=32B, 所以块内位移占5位
    16KB/32B=512,即有512个Cache块，Cache块号占9位
FDA459H=1111 1101 1010 0100 0101 1001, 从右边开始向左，5位块内位移，9位块号为10 0100 010，十进制数为290

储存器3

某计算机字长是32位，它的存储容量是64KB，按字编址，它的寻址范围是
A、16KB
B、16K
C、32K
D、以上都不对
正确答案： B

某存储器容量为32K×16位，则
A、地址线为16根，数据线为32根
B、地址线为32根，数据线为16根
C、地址线为15根，数据线为16根
D、地址线为15根，数据线为32根
正确答案： C 

某存储器容量为64KB，按字节编址，地址4000H-5FFFH为ROM区，其余为RAM区。若采用8K×4位的SRAM芯片进行设计，则需要该芯片的数量是
A、7
B、8
C、14
D、16
正确答案： C 

某计算机存储器按字节编址，主存地址空间大小为64MB，现用4M×8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是
A、22
B、23
C、25
D、26
正确答案： D 

用存储容量为16K×1位的存储器芯片来组成一个64K×8位的存储器，则在字方向和位方向分别扩展了（）倍。
A、4，2
B、8，4
C、2，4
D、4，8
正确答案： D 

某计算机主存容量64KB,其中ROM区为4KB,其余为RAM区，按字节编址。现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，需要上述规格的ROM芯片数和RAM芯片数分别是
A、1，15
B、2，15
C、1，30
D、2，30
正确答案： D

某计算机字长为16位，存储器容量为256KB,CPU按字寻址，其寻址范围是
A、0--2^19-1
B、0--2^20-1
C、0--2^18-1
D、0--2^17-1
正确答案： D 

4个16K×8位的存储芯片，可设计为（）容量的存储器。
A、32K×16位
B、16K×16位
C、32K×8位
D、8K×16位
正确答案： A 

设CPU地址总线有24根，数据总线有32根，用512K×8位的RAM芯片构成该机的主存储器，则该机主存最多需要（）片这样的存储芯片。
A、256
B、512
C、64
D、128
正确答案： D 

地址总线A0(高位)--A15(低位)，用4K×4位的存储芯片组成16K×8位存储器，则产生片选信号的译码器的输入地址线应该是
A、A2A3
B、A0A1
C、A12A13
D、A14A15
正确答案： A 

指令1

下列关于CISC/RISC的叙述中，错误的是（）
A、RISC机器指令比CISC机器指令简单
B、RISC中通用寄存器比CISC多
C、RISC的寻址方式比CISC少
D、CISC比RISC的机器能更好的支持高级语言
正确答案： D

RISC思想主要基于的是（  ）
A、减少指令的平均执行周期
B、减少指令的复杂程度
C、减少硬件的复杂程度
D、便于编译器编写
正确答案： A

以下叙述中(   )是正确的。
A、RISC机一定采用流水技术
B、采用流水技术的机器一定是RISC机
C、RISC机的兼容性优于CISC机
D、 CPU 配备很少的通用寄存器
正确答案： A 

下列关于RISC的说法中，错误的是(  )。
A、RISC普遍采用微程序控制器
B、RISC大多数指令在一个时钟周期内完成
C、RISC的内部通用寄存器数量相对CISC多
D、RISC的指令数、寻址方式和指令合适种类相对CISC少
正确答案： A 

有效地址是指（  ）
A、操作数的真实地址
B、指令地址码字段给出的地址
C、程序计数器
D、以上均不正确
正确答案： A 

指令采用不同寻址方式的目的是（   ）
A、可减低编程难度
B、可降低指令的译码难度
C、缩短指令字长，扩大寻址空间，提高编程灵活性
D、以上均不正确
正确答案： C 

假定指令中地址码所给出的是操作数的有效地址，则该指令采用（）。
A、直接寻址
B、立即寻址
C、寄存器寻址
D、间接寻址
正确答案： A 

设指令中的地址码为A，变址寄存器为X，程序寄存器为PC，则变址间址寻址方式的操作数的有效地址EA是（）。
A、（（PC）+A）
B、（（X）+A） 
C、（X）+（A）
D、（X）+A
正确答案： B 

（  ）便于处理数组问题。
A、间接寻址
B、变址寻址
C、相对寻址
D、基址寻址
正确答案： B 

在多道程序设计中，最重要的寻址方式是（）。
A、相对寻址
B、间接寻址
C、立即寻址
D、按内容寻址
正确答案： A

某机的机器字长为16位，主存按字编址，指令格式如下：
其中，D为位移量；X为寻址特征位。
X=00: 直接寻址;   
X=01: 用变址寄存器X1寻址
X=10: 用变址寄存器X2寻址;  
X=11: 相对寻址
设（PC）=1234H, (X1)=0037H, (X2)=1122H(H代表十六位进制数)，
请确定下列指令的有效地址：
(1)4420H  (2) 2244H   (3) 1322H   (4) 3521H    (5) 6723H
正确答案：
取指后，PC=1235H(不是1236H,因为主存按字编址)
(1)X=00,D=20H,有效地址EA=20H
(2)X=10,D=44H,有效地址EA=1122H+44H=1166H
(3)X=11,D=22H,有效地址EA=1235H+22H=1257H
(4)X=01,D=21H,有效地址EA=0037H+21H=0058H
(5)X=11,D=23H,有效地址EA=1235H+23H=1258H

指令2

一条指令中包含的信息有（   ）
A、操作码、控制码
B、操作码、向量地址
C、操作码、信息码
D、操作码、地址码
正确答案： D 

一地址指令中，为完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常采用（ ）。
A、直接寻址
B、立即寻址
C、隐含寻址
D、以上都有可能
正确答案： C 

四地址指令OPA1A2A3的功能为（A1）OP（A2）→（A3），且A4给出下一条指令地址，假设A1、A2、A3、A4都为主存储器地址，则完成下述指令需要访存（ ）次。
A、2
B、3
C、4
D、5
正确答案： C 

某指令系统有200条指令，对操作码采用固定长度二进制编码是，最少需要（）位。
A、4
B、8
C、16
D、32
正确答案： B 

指令寄存器的位数取决于（  ）。
A、存储器的容量
B、指令字长
C、机器字长
D、存储字长
正确答案： B 

一个计算机系统采用32位单字长指令，地址码12位，若定义了250条二地址指令，则还可以有（ ）条一地址指令。
A、4K 
B、8K
C、16K
D、24K
正确答案： D 

某计算机按字节编址，指令字长固定且只有两种指令格式，其中三地址指令29条，二地址指令107条，每个地址字段为6位，则指令字长至少应该是（  ）位。
A、24
B、26
C、28
D、32
正确答案： A 

在CPU执行指令的过程中，指令的地址由(  )给出。
A、程序计数器(PC)
B、指令的地址码字段
C、操作系统
D、程序员
正确答案： A 

程序控制类指令的功能是(  )。
A、进行算术运算和逻辑运算
B、进行主存与CPU之间的数据传送
C、进行CPU和I/O设备之间的数据传送
D、改变程序执行的顺序
正确答案： D 

在指令格式中，采用扩展操作码设计方案的目的是（ ）。
A、减少指令字长度
B、增加指令字长度
C、保持指令字长度不变而增加指令的数量
D、保持指令字长度不变而增加寻址空间
正确答案： C 

假设指令字长为16位，操作数的地址码为6位，指令有零地址、一地址、二地址3种格式。

1）设操作码固定，若零地址指令有M种，一地址指令有N种，则二地址指令最多有几种？(15分)
操作数地址码为6位，所以二地址指令中操作码的位数为16-6-6=4，这4位操作码最多有16种操作。由于操作码固定，所以二地址指令最多有16-M-N种
2）采用扩展操作码技术，二地址指令最多有几种？(15分)
采用扩展操作码技术，操作码位数随地址数的减少而增加。对应二地址指令，除去用于一地址扩展，最多有15种
3）采用扩展操作码技术，若二地址指令有P条，零地址指令有Q条，则一地址指令最多有几种？(20分)
设一地址指令最多有X种，则
[(2^4-P)×2^6-X]×2^6=Q 所以 X=(2^4-P)×2^6 -Q×2^-6

某模型机共有64种操作，操作码位数固定，且具有以下特点。
(1) 采用一地址或二地址格式。
(2) 有寄存器寻址、直接寻址和相对寻址（位移量-128~+127）三种寻址方式。
(3) 有16个通用寄存器，算术运算和逻辑运算的操作数均在寄存器中，结果也在寄存器中。
(4) 取数/存数指令在通用寄存器和存储器之间传递数据。
(5) 存取器容量为1MB，按字节编址。
要求设计算术/逻辑指令、取数/存数指令和相对转移指令的格式。
（100.0分）
正确答案：
(1) 算术/逻辑指令格式为寄存器--寄存器型，取单字长16位。（35分）
6 2 4 4
OP M Ri Rj(表格)
其中，OP为操作码，6位，可实现64种操作；M为寻址模式，2位，可反映寄存器寻址、直接寻址、相对寻址；Ri和Rj各取4位，指出源操作数和目的操作数的寄存器（共16个）编号。
(2) 取数/存数指令格式为寄存器--存储器型，取双字长32位，（35分），格式如下：
6 2 4 4
OP M Ri A1 （表格）
       A2
其中，OP为操作码，6位不变；M为寻址模式，2位不变；Ri为4位，源操作数地址（存数指令）或目的操作数地址（取数指令）；A1和A2共20位，为存储器地址，可直接访问按字节编址的1MB存储器。
(3) 相对转移指令为一地址格式，取单字长16位，（30分），格式如下
6 2 8
OP M A（表格）
其中，OP为操作码，6位不变；M为寻址模式，2位不变；A为位移量8位，对应位移量为-128~+127。

冯·诺依曼机的基本工作方式是（   ）。
A、控制流驱动方式
B、多指令多数据流方式
C、微程序控制方式 
D、数据流驱动方式
正确答案： A 

下列（   ）是冯·诺依曼机工作方式的基本特点。
A、多指令流单数据流
B、按地址访问并顺序执行指令
C、堆栈操作
D、存储器按内容选择地址
正确答案： B 

冯·诺依曼机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（   ）。
A、指令操作码的译码结果 
B、指令和数据的寻址方式
C、指令周期的不同阶段 
D、指令和数据所在的存储单元
正确答案： C

存放欲执行指令的寄存器是（   ）。
A、MAR 
B、PC
C、MDR 
D、IR
正确答案： D 

在CPU中，跟踪下一条要执行的指令的地址的寄存器是（    ）。
A、PC 
B、MAR 
C、MDR   
D、IR
正确答案： A

MAR和MDR的位数分别为（   ）。
A、地址码长度、存储字长
B、存储字长、存储字长
C、地址码长度、地址码长度
D、存储字长、地址码长度
正确答案： A 

下列关于CPU存取速度的比较中，正确的是（    ）。
A、Cache>内存>寄存器
B、Cache>寄存器>内存
C、寄存器>Cache>内存              
D、寄存器>内存>Cache
正确答案： C 

若一个8位的计算机系统以16位来表示地址，则该计算机系统有（   ）个地址空间。
A、256
B、65535
C、65536
D、131072
正确答案： C 

关于编译程序和解释程序，下列说法中错误的是（   ）。
A、编译程序和解释程序的作用都是将高级语言程序转换成机器语言程序
B、编译程序编译时间较长，运行速度较快
C、解释程序方法较简单，运行速度也较快
D、解释程序将源程序翻译成机器语言，并且翻译一条后，立即执行这条语句
正确答案： C 

将高级语言源程序转换成机器级目标代码文件的程序是（   ）。
A、汇编程序
B、链接程序
C、编译程序
D、解释程序
正确答案： C

计算机硬件能够直接执行的是（   ）。
Ⅰ机器语言程序          Ⅱ汇编语言程序    Ⅲ硬件描述语言程序
A、仅Ⅰ 
B、仅Ⅰ、Ⅱ 
C、仅Ⅰ、Ⅲ 
D、Ⅰ、Ⅱ、Ⅲ
正确答案： A 

计算机系统的层次结构可以分为6层，其层次之间的依存关系是（   ）。
A、上下层之间相互无关 
B、上层实现对下层的功能扩展，而下层是实现上层的基础。
C、上层实现对下层的扩展作用，而下层对上层有限制作用
D、上层和下层的关系是相互依存、不可分割的
正确答案： B 

关于CPU主频、CPI、MIPS、MFLOPS，说法正确的是（    ）。
A、CPU主频是指CPU系统执行指令的频率，CPI是执行一条指令平均使用的频率
B、CPI是执行一条指令平均使用CPU时钟的个数，MIPS描述一条CPU指令平均使用的CPU时钟数
C、MIPS是描述CPU执行指令的频率，MFLOPS是计算机系统的浮点数指令
D、CPU主频指CPU使用的时钟脉冲频率，CPI是执行一条指令平均使用的CPU时钟数
正确答案： D 

下列关于机器字长、指令字长和存储字长的说法中，正确的是（   ）。
Ⅰ三者在数值上总是相等的        
Ⅱ三者在数值上可能不等
Ⅲ存储字长是存放在一个存储单元中的二进制代码位数  Ⅳ数据字长就是MDR的位数
A、Ⅰ、Ⅲ
B、Ⅰ、Ⅳ         
C、Ⅱ、Ⅲ
D、Ⅱ、Ⅳ
C

32位微机是指该计算机所用CPU（   ）。
A、具有32位寄存器
B、能同时处理32位的二进制数
C、具有32个寄存器 
D、能处理32个字符
正确答案： B 

CPU的CPI与下列（    ）因素无关。
A、时钟频率
B、系统结构
C、指令集
D、计算机组织
正确答案： A 

下列选项中，能缩短程序执行时间的措施是（ ）。
Ⅰ ．提高 CPU 时钟频率  Ⅱ ．优化数据通路结构 Ⅲ ．对程序进行编译优化
A、仅 Ⅰ 和 Ⅱ
B、仅 Ⅰ 和 Ⅲ
C、仅 Ⅱ 和 Ⅲ
D、Ⅰ 、 Ⅱ 和 Ⅲ
正确答案： D 

下列选项中，描述浮点数操作速度指标的是（   ）。
A、MIPS    
B、CPI
C、IPC
D、MFLOPS
正确答案： D

将高级语言程序转换为机器级目标代码文件的程序是（   ）。
A、汇编程序    
B、链接程序 
C、编译程序 
D、解释程序
正确答案： C 

冯●诺依曼结构计算机中数据采用二进制编码表示，其主要原因是（  ）。
I.二进制的运算规则简单
II.制造两个稳态的物理器件较容易
II.便于用逻辑门电路实现算术运算
A、仅I、II
B、仅I、III
C、仅II、III
D、I、II和III
正确答案： D 

假设某基准程序A在某计算机上的运行时间为100秒，其中90秒为CPU时间，其余为I/O时间。若CPU 的速度提高50%，I/O速度不变，则运行基准程序A所耗费的时间为？（请写成计算过程）
90*100/150+10=70秒

若某程序编译后生成的目标代码由A、B、C、D四类指令组成，它们在程序中所占比例分别为40%、20%、15%、25%。已知A、B、C、D四类指令的CPI分别为1、2、2、2。现需要对程序进行编译优化，优化后的程序中A类指令条数减少了一半，而其它指令数量未发生变化。假设运行该程序的计算机CPU主频为500MHZ。
（1）优化前、后的CPI各为多少？（各5分）
优化前CPI=0.4*1+0.2*2+0.15*2+0.25*2=1.6 (5分)
优化后，ABCD的所占比例为25%、25%、18.75%、31.25%
CPI=0.25*1+0.25*2+0.1875*2+0.3125*2=1.75（ 5分）
（2）优化前、后程序的MIPS为？（各5分）
MIPS=F/CPI
优化前 500/1.6=312.2  优化后  285.7
（3）通过上面的计算结果，你能得出什么结论？（10分）
优化后程序速度降低。原因A类指令执行频率高，执行速度快。程序优化应降低CPI高的指令的占比，或者提高运行速度快的指令的执行概率。

在微型机系统中，I/O设备通过（  ）与主板的系统总线相连接。
A、DMA控制器
B、设备控制器
C、中断控制器
D、I/O端口
正确答案： B

下列关于I/O指令的说法中,错误的是(     )。
A、I／O指令是CPU系统指令的一部分
B、I／O指令是机器指令的一类
C、I／O指令反映CPU和I／O设备交换信息的特点
D、I／O指令的格式和通用指令格式相同
正确答案： D 

以下关于通道程序的叙述中，正确的是（ ）。
A、通道程序存放在主存中
B、通道程序存放在通道中
C、通道程序是由CPU执行的
D、通道程序可以在任何环境下执行I／O操作
正确答案： A 

下列关于I／O设备的说法中正确的是（ ）。
I，键盘、鼠标、显示器、打印机属于人机交互设备
II，在微型计算机中，VGA代表的是视频传输标准
III，打印机从打字原理的角度来区分，可以分为点阵式打印机和活字式打印机
Ⅳ，鼠标适合于用中断方式来实现输入操作
A、II、III、Ⅳ
B、I、II、IV
C、I、II、III
D、I、II、III、Ⅳ
正确答案： B 

一台字符显示器的vRAM中存放的是（）。
A、显示字符的ASCII码
B、BCD码
C、字模
D、汉字内码
正确答案： A 

CRT的分辨率为1024×1024像素,像素的颜色数为256,则刷新存储器的每单元字长为(   ),总容量为(     )。
A、8B,256MB
B、8bit, IMB
C、 8bit, 256KB
D、 8B, 32MB
正确答案： B 

下列关于磁盘的说法中,错误的是(    )。
A、本质上,U盘(闪存)是一种只读存储器
B、RAID技术可以提高磁盘的磁记录密度和磁盘利用率
C、末格式化的硬盘容量要大于格式化后的实际容量
D、计算磁盘的存取时间时,“寻道时间”和“旋转等待时间”常取其平均值
正确答案： B 

下列选项中，在I/O总线的数据线上传输的信息包括( ) 
I. I/O接口中的命令字
II. I/O接口中的状态字
III.中断类型号
A、仅I、II
B、仅I、III
C、仅II、III
D、I、II、III
正确答案： D 

在统一编址的方式下，区分存储单元和I/O设备是靠 （   ）。
A、不同的地址码
B、不同的地址线
C、不同的控制线
D、不同的数据线
正确答案： A 

I/O的编址方式采用统一编址方式时,进行输入/输出的操作的指令是(   )。
A、控制指令
B、访存指令
C、输入/输出指令
D、都不对
正确答案： B 

在统一编址情况下,就I/O设备而言,其对应的IO地址说法错误的是(     )。
A、要求固定在地址高端
B、要求固定在地址低端
C、要求相对固定在地址的某部分
D、可以随意在地址的任何地方
正确答案： D 

程序员进行系统调用访问设备使用的是(   ）。
A、逻辑地址
B、物理地址
C、主设备地址
D、从设备地址
正确答案： A 

磁盘驱动器向盘片磁道记录数据时采用（      )方式写入。
A、并行
B、串行
C、并行-串行
D、串行-并行
正确答案： B 

设置中断排队判优逻辑的目的是（   ）
A、产生中断源编码
B、使同时提出的请求中的优先级别最高者得到及时响应
C、使CPU能方便地转入中断服务子程序
D、提高中断响应速度
正确答案： B 

以下说法中，错误的是 (   ）。
A、中断服务程序一般是操作系统模块
B、中断向量方法可提高中断源的识别速度
C、中断向量地址是中断服务程序的入口地址
D、重叠处理中断的现象称为中断嵌套
正确答案： C 

下列关于中断I/O方式和DMA方式的比较的叙述中，错误的是（    ）。A、中断I/O方式请求的是CPU处理时间，DMA方式请求的是总线使用权
B、中断响应发生在一条指令执行结束后，DMA响应发生在一个总线事务完成后
C、中断I/O方式下数据传送通过软件完成，DMA方式下数据传送由硬件完成
D、中断I/O方式使用于所有外部设备，DMA方式仅适用于快速外部设备
正确答案： D 

CPU响应DMA请求的条件是当前(     )执行完。
A、机器周期
B、总线周期
C、机器周期和总线周期
D、指令周期
正确答案： A 

下列说法中,错误的是(    )。
Ⅰ.程序中断过程是由硬件和中断服务程序共同完成的
Ⅱ.在每条指令的执行过程中,每个总线周期要检査一次有无中断请求
Ⅲ.检测有无DMA请求,一般安排在一条指令执行过程的末尾
IV.中断服务程序的最后指令是无条件转移指令
A、Ⅲ、Ⅳ
B、Ⅱ、Ⅲ、Ⅳ
C、Ⅱ、Ⅳ
D、Ⅰ、Ⅱ、Ⅲ、Ⅳ
正确答案： B 

在下列情况下,可能不发生中断请求的是(   )。
A、DMA操作结束
B、一条指令执行完毕
C、机器出现故障
D、执行”软中断“指令
正确答案： B

下列不属于程序控制指令的是(     )。
A、无条件转移指令
B、有条件转移指令
C、中断隐指令
D、循环指令
正确答案： C 

在中断响应周期中，CPU主要完成的工作是（   ）。
A、关中断，保护断点、发中断响应并形成向量地址
B、开中断，保护断点，发中断响应信号并形成向向量地址
C、关中断，执行中断服务程序
D、开中断，执行中断服务程序
正确答案： A 

DMA方式中，周期窃取是窃取一个（   ）。
A、存取周期  
B、指令周期
C、CPU周期 
D、总线周期
正确答案： A 

CPU响应DMA请求的条件是当前（  ）执行完。
A、机器周期
B、总线周期
C、机器周期和总线周期
D、指令周期
正确答案： A 

在DMA方式下，数据从内存传送到外设经过的路径是（   ）。  
A、内存->数据总线->数据通路->外设
B、内存->数据总线->DMAC->外设
C、内存->数据通路->数据总线->外设
D、内存->CPU->外设
正确答案： B 

在DMA方式传送数据的过程中，由于没有破坏（）的内容，所有CPU可以正常工作（访存除外）。
A、程序计数器
B、程序计数器和寄存器
C、指令寄存器
D、堆栈寄存器
正确答案： B 

在程序查询方式的输入输出系统中，假设不考虑处理时间，每个查询操作需要100个时钟周期，CPU的时钟频率为50MHz。现有鼠标和硬盘两个设备，而且CPU必须每秒对鼠标进行30次查询，硬盘以32位字长为单位传输数据，即每32位被CPU查询一次，传输率为2*B/s。求CPU对这两个设备查询所花费的时间比率，由此可得出什么结论？
1）CPU每秒对鼠标进行30次查询，所需的时钟周期数为100*30=3000。CPU的时钟频率为50MHz，即每秒50*个时钟周期，因此对鼠标的查询占用CPU的时间比率为[3000/（50*）]*100%=0.006%，可见，对鼠标的查询基本不影响CPU的性能。
（2）对于硬盘，每32位被CPU查询一次，因此每秒查询次数为2*B/4B=512K；则每秒查询的时钟周期数为100*512*1024=52.4*，因此对硬盘的查询占用CPU的时间比率为[52.4*/(50*)]*100%=105%，可见，即使CPU将全部时间都用于对硬盘的查询，也不能满足磁盘传输的要求，因此CPU一般不采用程序查询方式与磁盘交换信息。

某计算机的CPU主频为500MHz，CPI为5（即执行每条指令平均需要5个时钟周期）。假定某外设的数据传输率为0.5MB/s，采用中断方式与主机进行数据传送，以32位为传输单位，对应的中断服务程序包含18条指令，中断服务的其他开销相当于2条指令的执行时间。回答下列问题，要求给出计算过程。
（1）在中断方式下，CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？
已知CPU中断1次传输32位、外设的数据传输率r为0.5MB/s ,则每秒钟中断的次数为:
n_int一r/ 4B=0.5/4 x 10^6次
已知I_N=(18+2)=20、CPI=5、f=500MHz,则每秒钟里为外设中断服务的时间t_ser为:
t_ser=I_N× n_int× CPI / f
=(20× 0.5/4 x 10^6)x5/(500×10)秒
CPU用于外设的时间占整个CPU时间的百分比P_1为:
P=t_ser/1=20× 0.5/ 400=1/ 40=2.5%
（2）当该外设的数据传输率达到5MB/s时，改用DMA方式传送数据。假定每次DMA传送块大小为5000B，且DMA预处理和后处理的总开销为500个时钟周期，则CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？（假设DMA与CPU之间没有访存冲突）？
已知DMA每次传送数据块为5000字节、外设的数据传输率r为5MB/s ,则每秒钟进行的DMA次数为:
n_DMA=r / 5000B=5/5000 × 10^6次
已知DMA预处理和后处理的总开销f_ovd为500个时钟周期、f=500MHz，则每秒钟里为外设处理的时间t'_ser为:
t'_ser一 n_DMA× f_ovd / f=1/1000x10^6x500/(500×10^6)秒
CPU用于外设的时间占整个CPU时间的百分比P_2为:P_2=t'_ser / 1=1/ 1000= 0.1%

设某机有5级中断：L0，L1，L2，L3，L4，其中断响应优先次序为L0最高，L1次之，L4最低。现在要求将中断处理次序改为L1->L3->L0->L4->L2,试问下表中各级中断处理程序的各中断级屏蔽值如何设置（每级对应一位，该位为“0”表示允许中断，该位为“1”表示中断屏蔽）？\
中断处理程序
L0 L1 L2 L3 L4 
1   0   1   0   1
1   1   1   1   1 
0   0   1   0   0
1   0   1   1   1
0   0   1   0   1

8位原码能表示的不同数据有（  ）个。
A、15
B、16
C、255
D、256
正确答案： D 

16位补码0X8FA0扩展为32位应该是（  ）。
A、0X0000 8FA0
B、0XFFFF 8FA0
C、0XFFFF FFA0
D、0X8000 8FA0
正确答案： B 

若寄存器内容为1111 1111，若它等于-1，则为（ ）。
A、原码
B、补码
C、反码
D、移码
正确答案： B 

下列选项中，描述浮点数操作速度指标的是（  ）。
A、MIPS 
B、MFLOPS
C、CPI 
D、IPC
正确答案： B 

某32位计算机按字节编址,采用小端方式。若语句“int i=0；”对应指令的机器代码为“C7 45 FC 00 00 00 00”，则语句“int i=-64;”对应指令的机器代码是()。
A、C7 45 FC C0 FF FF FF
B、C7 45 FC 0C FF FF FF
C、C7 45 FC FF FF FF C0
D、C7 45 FC FF FF FF 0C
正确答案： A 

16位补码0X7FA0扩展为32位应该是（  ）。
A、00007FA0
B、7FA00000
C、FFFF7FA0
D、7FA0FFFF
正确答案： A 

假设某计算机的字长为8位，则数-1010110的移码表示形式为
A、00101010
B、11010110
C、10101010
D、01010110
正确答案： A 

假设[X]补=10101010，则X的真值为？
A、-0101010
B、-1010110
C、+1010110
D、+0101010
正确答案： B

8位数补码的表示范围为（）。
A、-127~+127
B、-128~+127
C、-128~+128
D、-127~+128
正确答案： B 

补码定点整数01010101左移两位后的值为（ ）。
A、01000111
B、01010100
C、01000110
D、01010101
正确答案： B 

补码定点整数10010101右移1位后的值为（ ）。
A、01001010
B、01001010 1
C、1000 1010
D、1100 1010
正确答案： D 

若采用双符号位，则两个正数相加时产生溢出的特征时，双符号位为 （）。
A、00
B、01
C、10
D、11
正确答案： B 

在补码的加减法中，用两位符号位判断溢出，两位符号位=10时，表示（）
A、结果为正数，无溢出
B、结果正溢出
C、结果负溢出
D、结果为负数，无溢出
正确答案： C 

原码的乘法是（  ）。
A、先取操作数绝对值相乘，符号位单独处理
B、用原码表示操作数，直接相乘
C、被乘数用原码表示，乘数去掉绝对值，然后相乘
D、乘数用原码表示，被乘数去绝对值，然后相乘
正确答案： A 

原码乘法时，符号位单独处理乘积的方式是（  ）。
A、两个操作数符号相“与”。
B、两个操作数符号相“或”。
C、两个操作数符号相“异或”。
D、两个操作数中绝对值较大数的符号
正确答案： C 

原码乘法时，符号位单独处理乘积的方式是( )
A、两个操作数符号相“与”
B、两个操作数符号相“或”
C、两个操作数符号相“异或”
D、两个操作数中绝对值较大数的符号
正确答案： C 

实现N位(不包括符号位)补码一位乘时，乘积为( )位。
A、N
B、N+1
C、2N
D、2N+1
正确答案： D

在原码不恢复余数法(又称原码加减交替法)的算法中，( ).
A、每步操作后，若不够减，则需恢复余数
B、若为负商，则恢复余数
C、整个算法过程中，从不恢复余数
D、仅当最后一步不够减时，才恢复一次余数
正确答案： D  

下列关于补码除法的说法中，正确的是( )。
A、补码不恢复除法中，够减商0,不够减商1
B、补码不恢复余数除法中，异号相除时，够减商0，不够减商1
C、补码不恢复除法中，够减商1,不够减商0
D、以上都不对
正确答案： B 

在规格化浮点运算中，若某浮点数为*1.10101，其中尾数为补码表示，则该数（  ）。
A、不需要规格化
B、需要向右规格化
C、需要尾数左移一位规格化
D、需要尾数左移两位规格化
正确答案： C 

算术逻辑单元(AlU)的功能-般包括( ).
A、算术运算
B、逻辑运算
C、算术运算和逻辑运算
D、加法运 算
正确答案： C 

一个 C 语言程序在一台 32 位机器上运行。程序中定义了三个变量 x 、 y 和 z ，其中 x 和 z 为 int 型， y 为 short 型。当 x=127 ， y=-9 时，执行赋值语句 z=x+y 后， x 、 y 和 z 的值分别是（ ）。
A、x=0000007FH ， y=FFF9H ， z=00000076H
B、x=0000007FH ， y=FFF9H ， z=FFFF0076H
C、0000007FH ， y=FFF7H ， z=FFFF0076H
D、x=0000007FH ， y=FFF7H ， z=00000076H
正确答案： D 

某数采用IEEE 754单精度浮点数格式表示为C640 0000H，则该数的值是
A、-1.5×2^13
B、-1.5×2^12
C、-0.5x ×2^13
D、-0.5×2^12
正确答案： A

float 型数据常用IEEE 754单精度浮点格式表示。假设两个float型变量x和y分别存放在32位寄存器f1 和f2中，若(f1)=CC90 0000H，(f2)=B0C0 0000H， 则x和y之间的关系为
A、x<y 且符号相同
B、x<y且符号不同
C、x>y且符号相同
D、x>y且符号不同
正确答案： A 

IEEE 754单精度浮点格式表示的数中，最小的规格化正数是______。
A、1.0×
B、1.0×
C、1.0×
D、1.0×
正确答案： A 

用海明码对长度为8位的数据进行检/纠错时，若能纠正一位错。则校验位数至少为
A、2
B、3
C、4
D、5
正确答案： C 

关于海明校验码的说法中，正确的是（  ）。
A、只能检测出一位出错
B、能检测出两位同时出错
C、不能指出哪一位出错
D、能纠正两位错误
正确答案： B 

下列关于循环冗余校验的说法中，______是错误的。
A、带r个校验位的多项式编码可以检测到所有长度小于或等于r的突发性错误
B、通信双方可以无需商定就直接使用多项式编码
C、CRC校验可以使用硬件来完成
D、有一些特殊的多项式，因为其有很好的特性，而成为了国际标准
正确答案： B 

在 CRC（循环冗余校验）方法中，采用了 （） 运算计算校验码。
A、模 2 除法（异或）
B、循环移位
C、逻辑与
D、逻辑或
正确答案： A 

下列有关浮点数加减运算的叙述中，正确的是（   ）。
Ⅰ对阶操作不会引起阶码上溢或下溢
Ⅱ右规和尾数舍入都可能引起阶码上溢
Ⅲ左规时可能引起阶码下溢
Ⅳ尾数溢出时结果不一定溢出
A、仅Ⅱ、Ⅲ
B、仅Ⅰ、Ⅱ、Ⅳ 
C、仅Ⅰ、Ⅲ、Ⅳ
D、Ⅰ、Ⅱ、Ⅲ、Ⅳ
正确答案： D 

设X=+11/16,Y=+6/16，试用变形补码计算x+y并判断是否溢出。
正确答案：
[X]补=00.1011
[Y]补=00.0110
[x+Y]补=01.0001
两个符号位不同，溢出。

浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。
设浮点数的阶码和尾数均采用补码表示，且位数分别为 5 位和 7 位（均含 2 位符号位）。若有两个数 X=×29/32 ， Y=×5/8 ，则用浮点加法计算 X+Y 的最终结果是？请写出计算过程。
小数化二进制：29/32=0.1110100，5/8=0.1010000，例如（5/8→1+1/4→0+1/2→1，从左到右得101）
求阶差：△E=7-5=[7]补+[-5]补=00010=2
对阶：25 x 0.1010000 = 27 x 0.0010100
27 x 0.1110100 + 27 x 0.0010100 = 200111 x 1.0001000
因为尾数为01.xx或10.xx为溢出，执行尾数右移规格化为201110 x 0.1000100
因为01110的高2位符号位不同，阶码溢出，说明结果溢出

已知接收到的汉明码为0100111（按配偶原则配置），试问欲传送的信息是什么？
P4P2P1=110, 正确码为0100101，所以信息是0101

在串行进位的并行加法器中，影响加法器运算速度的关键因素是(   )。
A门电路的级延迟
B元器件速度
C进位传递延迟
D各位加法器速度的不同
A

算术逻辑单元(AlU)的功能-般包括( ).
A算术运算
B逻辑运算
C算术运算和逻辑运算
D加法运算
C

加法器采用并行进位的目的是(  )。
A增强加法器功能
B简化加法器设计
C提高加法器运算速度
D保证加法器可靠性
C

用8片74181和两片74182可组成(   )。
A组内并行进位、组间串行进位的32位ALU
B两级先行进位结构的32位ALU
C组内先行进位、组间先行进位的16位ALU
D三级先行进位结构的32位ALU
B

一个全加器包括3个输入和两个输出，输入端分别为加数Xi和Yi，低位进位输入Ci。输出端分别为和Si及本次高位进位输出Ci+1。
 Si=Xi⊕Yi⊕Ci
Ci+1  =  Xi Yi  + (Xi ⊕ Yi )Ci。假设所有与门和或门的传播时间延迟为T，异或门的延迟是6T.
（1）和Si的时间延迟？
6T
（2）进位输出Ci+1的时间延迟？
5T

在取指周期中，是按照（　  ）的内容访问主存，以读取指令。
A、指令寄存器IR
B、程序状态寄存器PS
C、存储器数据寄存器MDR
D、程序计数器PC
正确答案： D 

CPU响应中断的时间是（   ）。
A、中断源提出请求   
B、取指周期结束
C、执行周期结束   
D、间址周期结束
正确答案： C 

计算机操作的最小单位时间是（   ）。
A、时钟周期 
B、指令周期
C、CPU周期 
D、执行周期
正确答案： A 

指令寄存器的位数取决于（  ）。
A、存储器的容量
B、指令字长
C、机器字长
D、存储字长
正确答案： B 

程序计数器PC在（ ）中。
A、运算器
B、控制器
C、存储器
D、I/O接口
正确答案： B 

下列寄存器中，汇编语言程序员可见的是（   ）。
A、MAR
B、PC
C、MDR
D、IR
正确答案： B 

下列部件不属于控制器的是（   ）。
A、指令寄存器 
B、程序计数器  
C、程序状态字寄存器
D、时序电路
正确答案： C 

CPU中保存当前正在执行指令的寄存器是（   ）。
A、指令寄存器
B、指令译码器
C、数据寄存器
D、地址寄存器
正确答案： A 

在CPU中，跟踪后继指令地址的寄存器是（   ）。
A、指令寄存器
B、程序计数器  
C、地址寄存器
D、状态寄存器
正确答案： B 

条件转移指令执行时所依据的条件来自（   ）。
A、指令寄存器
B、标志寄存器
C、程序计数器
D、地址寄存器
正确答案： B 

在CPU的寄存器中，（   ）对用户是透明的。
A、程序计数器
B、状态寄存器   
C、指令寄存器
D、通用寄存器
正确答案： C 

在取指周期中，是按照（　  ）的内容访问主存，以读取指令。
A、指令寄存器IR　
B、程序状态寄存器PS
C、存储器数据寄存器MDR 　
D、程序计数器PC
正确答案： D 

采用DMA方式传递数据时，每传送一个数据就要占用（   ）。
A、指令周期 
B、时钟周期
C、机器周期
D、存取周期
正确答案： D 

指令周期是指（   ）。
A、CPU从主存取出一条指令的时间
B、CPU执行一条指令的时间
C、CPU从主存取出一条指令加上执行这条指令的时间
D、时钟周期时间
正确答案： C 

某C语言程序段如下：

   for(i=0; i<=9; i++)

   {

         temp=1;

         for(j=0; j<=i; j++) temp*=a[j];

         sum+=temp;

}

   下列关于数组a的访问局部性的描述中，正确的是 （    ）
A、时间局部性和空间局部性皆有 
B、无时间局部性，有空间局部性
C、有时间局部性，无空间局部性  
D、时间局部性和空间局部性皆无
正确答案： A 

下列寄存器中，汇编语言程序员可见的是（   ）。
A、MAR
B、PC
C、MDR
D、IR
正确答案： B 

通用寄存器是（   ）。
A、可存放指令的寄存器
B、可存放程序状态字的寄存器
C、本身具有计数逻辑与移位逻辑的寄存器
D、可编程指定多种功能的寄存器
正确答案： D

PC的位数取决于（   ）。
A、存储器的容量 
B、机器字长  
C、指令字长
D、都不对
正确答案： A 

在所谓的n位CPU中，n是指（    ）。
A、地址总数线数 
B、数据总线线数
C、控制总线线数 
D、I/O线数
正确答案： B 

在计算机系统中表征程序和机器运行状态的部件是（    ）。
A、程序计数器  
B、累加寄存器 
C、中断寄存器  
D、程序状态字寄存器
正确答案： D 

当读取并执行一条指令时，控制器的主要功能是什么？
① 从主存取指令，并计算下一条指令在主存中的地址；
② 对指令进行译码，产生相应的操作控制信号；
③ 控制指令执行的步骤和数据流动的方向。

简述中央处理器的基本功能。
（1）指令控制，即对程序运行的控制；
（2）操作控制，即对指令内操作步骤的控制；
（3）数据运算，即对数据进行算术运算和逻辑运算，这是CPU的最基本功能；
（4）异常处理和中断处理，如处理运算中的溢出等错误情况以及处理外部设备的服务请求等　此外，CPU还具有存储管理、总线管理、电源管理等扩展功能。

在微程序控制方式中，机器指令和微指令的关系是（ 　）。
A、每一条机器指令由一条微指令来解释执行
B、每一条机器指令由一段（或一个）微程序来解释执行
C、一段机器指令组成的工作程序可由一条微指令来解释执行
D、一条微指令由若干条机器指令组成
正确答案： B 

微地址是指微指令（    ）。
A、在主存的存储位置
B、在堆栈的存储位置
C、在磁盘的存储位置
D、在控制存储器的存储位置
正确答案： D 

通常，微指令的周期对应一个（　 ）。
A、指令周期
B、主频周期
C、机器周期
D、工作周期
正确答案： C 

在一条无条件跳转指令的指令周期内，PC的值被修改了（  ）次。
A、1
B、2
C、3
D、不能确定
正确答案： B 

指令周期由一个到几个机器周期组成，第一个机器周期是（   ）。
A、从主存中取出指令字  
B、从主存中取出指令操作码
C、从主存中取出指令地址码
D、从主存中取出指令的地址
正确答案： A 

下列说法中，合理的是（   ）。
A、执行各条指令的机器周期数相同，各机器周期的长度均匀
B、执行各条指令的机器周期数相同，各机器周期的长度可变
C、执行各条指令的机器周期数可变，各机器周期的长度均匀
D、执行各条指令的机器周期数可变，各机器周期的长度可变
正确答案： D 

以下关于间址周期的描述中，正确的是（   ）。
A、所有指令的间址操作都是相同的
B、凡是存储器间接寻址的指令，它们的操作都是相同的
C、对于存储器间接寻址和寄存器间接寻址，它们的操作是不同的
D、都不对
正确答案： C 

下列说法中，正确的是（   ）。
Ⅰ指令字长等于机器字长的前提下，取指周期等于机器周期
Ⅱ指令字长等于存储字长的前提下，取指周期等于机器周期
Ⅲ指令字长和机器字长的长度没有任何关系
Ⅳ为了硬件设计方便，指令字长都和存储字长一样大
A、Ⅱ、Ⅲ
B、Ⅱ、Ⅲ、Ⅳ 
C、Ⅰ、Ⅲ、Ⅳ   
D、Ⅰ、Ⅳ
正确答案： A 

在微程序控制器中，形成微程序入口地址的是(    )。
A、机器指令的地址码字段
B、微指令的微地址码字段
C、机器指令的操作码字段
D、微指令的微操作码字段
正确答案： C 

微程序控制器的速度比硬布线控制器慢，主要是因为(    ).
A、增加了从磁盘存储器读取微指令的时间
B、增加了从主存读取微指令的时间的时间
C、增加了从指令寄存器读取微指令的时间
D、增加了从控制存储器读取微指令时间
正确答案： D 

微程序控制存储器属于( )的一部分。
A、主存
B、外存
C、缓存
D、CPU
正确答案： D 

微程序存放在（ ）。
A、主存中
B、堆栈中
C、只读存储器中
D、磁盘中
正确答案： C 

微程序控制存储器属于（   ）的一部分。
A、主存
B、外存
C、CPU 
D、缓存
正确答案： C 

相对于微程序控制器，硬布线控制器的特点是（   ）。
A、指令执行速度慢，指令功能的修改和扩展容易
B、指令执行速度慢，指令功能的修改和扩展难
C、指令执行速度快，指令功能的修改和扩展容易
D、指令执行速度快，指令功能的修改和扩展难
正确答案： D

微程序控制器的速度比硬布线控制器慢，主要是因为（   ）。
A、增加了从磁盘存储器读取微指令的时间
B、增加了从主存读取微指令的时间
C、增加了从指令寄存器读取微指令的时间
D、增加了从控制存储器读取微指令的时间
正确答案： D 

流水计算机的数据相关主要分为写后读（RAW）、读后写（WAR），写后写(WAW)。请指出下面三组指令中各存在哪种类型的数据相关？
（1）LDA     R1，A               ；M（A）→R1；M（A）是存储单元   
ADD    R2，R1                ；（R2）+（R1） →R2
（2）ADD   R3，R4                ；（R3）+（R4） →R3
MUL   R4，R5                ；（R4）*（R5） →R4
（3）LDA     R6，B                  ；M（B） →R6，M（B）是存储单元  
MUL   R6，R7                ；（R6）*（R7） →R6
（1）写后读相关   （4分）
（2）读后写相关   （4分）
（3）写后写相关   （2分）

指令和数据都存于存储器中，CPU如何区分它们？
完成一条指令分为取指阶段和执行阶段。在取指阶段通过访问存储器可将指令取出；在执行阶段通过访问存储器可将操作数取出。因此，虽然指令和数据都以二进制代码形式存放在存储器中，但CPU可根据指令周期的不同阶段判断从存储器取出的二进制代码是指令还是数据。

下图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/W#信号控制），AR为地址寄存器，DR为数据缓冲寄存器，ALU由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路。另外，线上标注有小圈表示有控制信号，例中yi表示y寄存器的输入控制信号，R1o为寄存器R1的输出控制信号，未标字符的线为直通线，不受控制。
 “ADD　R2,R0”指令完成(R2)+(R0)→R0的功能操作，画出其指令周期流程图，假设该指令的地址已放入PC中。并在流程图每一个CPU周期右边列出相应的微操作控制信号序列。（每空2分）
取指周期  时钟 功能操作 控制信号 执行周期 时钟 功能操作 控制信号
T1 PC→AR PCo ,G ,ARi   T1 R2→X                R2o,G,Xi
T2 M→DR R/=R             T2 R1→Y                R1o,G,Yi
T3 DR→IR DRo,G,IRi       T3 (R2)+(R0)→R0   + ,ALUo,G,R0i

1 微型机系统中，主机和高速硬盘进行数据交换一般采用（ C  ）方式。
A 程序查询    
B 程序中断    
C DMA

2 假设运行时间为100秒的某程序，其中90秒是CPU时间，剩下的是I/O占用的时间。如果CPU速度每年提高50%但I/O时间不变，那么在3年之后，该程序的运行时间是  37   秒。

3主机与I/O设备传送数据时，采用（ C  ）方式，CPU的效率最高。
A 程序查询方式    
B 中断方式    
C DMA方式

4 中断发生时，程序计数器内容的保护和更新，是由（  A ）完成的。
A硬件自动    
B 进栈指令和转移指令    
C 访存指令

5 中断向量地址是（ C  ）
A 子程序入口地址      
B 中断服务程序入口地址     
C 中断服务程序入口地址的地址

6 采用DMA方式传送数据时，每传送一个数据要占用（ C  ）的时间。
A 一个指令周期    
B 一个机器周期   
C 一个存储周期

7 DMA方式中，周期窃取是窃取一个（   A  ）。
A 存取周期    
B 指令周期    
C CPU周期    
D 总线周期

8 I/O与主机交换信息的方式中，中断方式的特点是（  B   ）。
A CPU与设备串行工作，传送与主程序串行工作
B CPU与设备并行工作，传送与主程序串行工作
C CPU与设备并行工作，传送与主程序并行工作

9 I/O与主机交换信息的方式中，DMA方式的特点是（   C   ）。
A CPU与设备串行工作，传送与主程序串行工作
B CPU与设备并行工作，传送与主程序串行工作
C CPU与设备并行工作，传送与主程序并行工作

10 I/O采用统一编址是，进行输入输出操作的指令是（   B  ）。
A 控制指令   
B 访存指令   
C 输入输出指令

11 I/O采用不统一编址是，进行输入输出操作的指令是（   C  ）。
A 控制指令   
B 访存指令   
C 输入输出指令

12 DMA访问主存时，向CPU发出请求，获得总线使用权时再进行访存，这种情况称为（  B   ）。
A 停止CPU访问主存    
B 周期挪用   
C DMA与CPU交替访问

1.冯·诺依曼计算机中指令和数据均以二进制形式存放存储器中，CPU区分它们的依据
是（  C    ）
A．指令操作码的译码结果                
B．指令和数据的寻址方式
C．指令周期的不同阶段            　　
D．指令和数据所在的存储单元

2．计算机硬件能够直接识别的语言是（  C    ）
A．高级语言        
B．汇编语言        
C．机器语言        
D．Java语言

3．在定点机中执行算术运算时会产生溢出，其根本原因是（  B    ）
A．主存容量不够    
B．运算结果无法表示 
C．操作数地址过大 
D．栈溢出

4．若浮点数用补码表示，则判断运算结果是否为规格化数的方法是（  C    ）
A．阶符与数符相同为规格化数            
B．阶符与数符相异为规格化数
C．数符与尾数小数点后第一位数字相异为规格化数
D．数符与尾数小数点后第一位数字相同为规格化数

5．常用的USB是（   A   ）总线。
A．串行            
B．并行
C．网络            
D．内部

6．以下有关运算器的描述（   C   ）是正确的。
A、  只做加法运算                     
B、只做算术运算
C  、算术运算与逻辑运算                
D、只做逻辑运算

7．在集中式总线控制中，响应速度最快的是（  C    ）
A．链式查询        
B．计数器定时查询
C．独立请求    
D．分组链式查询

8.相对于微程序控制器，硬布线控制器的特点是（   D   ）
A．指令执行速度慢，指令的修改和扩展容易   
B．指令执行速度慢，指令的修改和扩展难  
C．指令执行速度快，指令的修改和扩展容易
D．指令执行速度快，指令的修改和扩展难

9．指令译码器进行译码的是（  B    ）
A．整条指令                    
B．指令的操作码字段
C．指令的地址码字段            　
D．指令的操作数字段

10．关于DMA方式说法正确的是（  D    ）
A．DMA方式采用软件实现数据传送        
B．DMA方式能完全取代中断方式
C．DAM方式在传送方式中需要CPU程序的干预            D．DMA方式一般用于高速、批量数据的简单传送

11.微程序存储位置（  C    ）
A．主存                     
B．接口
C．只读存储器        
D．磁盘

12．中断响应是在（  C    ）
A．一条机器指令执行开始        
B．一条机器指令执行中间
C．一条机器指令执行之末        
D．一条机器指令执行的任何时刻

13．某指令系统有190条指令，对操作码采用定长二进制编码时，最少需要（   B   ）位。
A．4        
B．8                
C．16        
D．32

14．DMA方式中，周期窃取是窃取一个（   C   ）
A．指令周期        
B．时钟周期
C．存取周期   
D．CPU周期

 15．下列关于CISC/RISC的叙述中，错误的是（  D    ）
A．RISC机器指令比CISC机器指令简单    
B．RISC中通用寄存器比CISC多
C．RISC的寻址方式比CISC少        　　
D．CISC比RISC的机器能更好的支持高级语言

5. CPU响应中断的时间是（ c  ）。 
A．中断源提出请求   
B．取指周期结束 
C．执行周期结束   
D．间址周期结束

用两个字节存放16位无符号整数，其表达范围为0 ~ 65535
符号数范围是-32768到32767

用一个字节存放有符号整数，用补码表示，真值的取值范围为
−128到+127

在机器码  补码   和   移码  中，零的编码是唯一的。

当前的CPU通常由 运算器 、 控制器 、Cache构成。

流水线中影响流水线性能的有 结构 相关、 数据 相关、控制相关。

浮点数-20.5，根据IEEE754单精度浮点数存储，其机器码
是 1,10000011,01001000000000000000000 或者C1A40000  。

设32位总线频率为66MHZ，设一个总线周期为包含4个时钟，则总线的带宽是   66MB/S.

用一个字节存放有符号整数，若某数真值为−75，请写出它的四种机器数（原码，反码，补码，移码）。
原码 1, 1001011        反码 1, 0110100    
补码 1, 0110101        移码 0, 0110101

已知有符号整数[X]原=0,0101，[Y]原=1,1011，请采用双符号位的变形补码，计算[X+Y]补、[X-Y]补，分别判断是否溢出。
双符号位补码 [X]补=00, 0101，[Y]补=11, 0101，[−Y]补=00, 1011
00,0101+ 11,0101= 11,1010
00,0101+ 00,1011= 01,0000

浮点数的加减法由对阶、尾数求和、规格化、舍入、溢出判断五个步骤组成。设尾数和阶码均采用双符号位补码表示，其中阶码2位，加2位符号位，尾数4位，加2位符号位。x=(+0.1101)×2+01，y=(−0.1010)×2+11，请用上述五个步骤求x+y的值，其中舍入步骤采用0舍1入。
 [x]补 = 00,01; 00.1101    [y]补 = 00,11; 11.0110
00.001101+ 11.0110  = 11.100101
①对阶：阶差为−2，小阶向大阶看齐，将x的尾数右移两位，阶码加2，[x']补= 00,11; 00.001101。
②尾数求和：
③规格化：[x+y]补 = 00,11; 11.100101，左规，00,10; 11.00101
④舍入：0舍1入，[x+y]补=00,10; 11.0011
⑤溢出判断：未溢出。
最终求得x+y的值为(−0.1101)×2+10

寻址方式    数的位置    EA    访问M的次数
直接寻址    存储器    A    1
寄存器寻址    寄存器    A (或R)    0
寄存器间接寻址    存储器    (R)    1
间接寻址    存储器    (A)    2次（一次间址）
基址寻址    存储器    (基址寄存器)+A    1
变址寻址    存储器    (变址寄存器)+A    1
相对寻址        （目标地址）PC=(PC )+A    0

1、下列这些反汇编二进制代码接选中，有些信息被X代替了。根据信息格式，
指令地址    机器码     汇编指令
804828f:         74  05      je   xxxxxx
回答下列关于这些指令的问题。
804828f:       74  05                       je   xxxxxx
下列je指令的目标是什么？（你不需要知道任何关于CALL指令的信息）
804828f:       74  05                       je   xxxxxx
8048291:      e8  1e  00 00 00                call  80482b4
目标地址=8048291+05=8048296 

下列jb 指令的目标是什么？
8048357:        72  e7                        jb    xxxxxxx    
8048359:        c6  05  10  a0  04 08 01        movb  $0x1,0x804a10
目标地址为8048359+e7=8048440

mov 指令的地址是？
xxxxxxx:        7412                           je    8048391
xxxxxxx:        b8 00 00 00 00                    mov $0x 0, $eax
8048391是转移后的地址，但是编译后为相对位移量12，
12=8048391- 转移指令的下面指令的地址 ，所以答案为8048391-12=804837F 

下面是链接后的程序反汇编的版本：
1  804839c:     7e     0d                       jle   80483ab<silly +0x17>
2  804839e:     89  d0                        mov  %edx,%eax
3  804833a0: d1  f8                        sar    %eax
4  80483a2:     29    c2                        sub   %eax,%edx
5  80483a4:     8d    14 52                    lea   (%edx,%edx,2),%edx
6  80483a7:     85     d2                       test   %edx,%edx
7  80483a9:     7f     f3                       jg   804839e<silly +0xa>
8  80483ab:     89     d0                      mov  %edx,%eax
请分析指令，解释加粗指令的二进制代码和指令之间的关系。
第一条指令的机器码 中地址码部分 0d=80483ab-804839e
第一条指令转移指令采用的是相对寻址，转移指令的目标地址=804839e+rel(0d)
转移指令中要么给出的是目标地址，要么给出的是相对位移量（相对于下一条指令的）

一次中断处理过程大致分为哪五个阶段？
 中断请求 中断判优 中断响应 中断服务 中断返回。

14 中断服务程序的流程分四大部分：
保护现场
中断服务
恢复现场
中断返回
多重中断服务流程需要保护现场之后加入开中断。

与程序中断方式相比，DMA方式有如下特点
1
从数据传送看，程序中断方式靠程序传送，DMA方式靠硬件传送。
2
从CPU响应时间看，程序中断方式是在一条批令执行结束时响应，而DMA方式可在指令周期内的任一存取周期结束时响应。
3
程序中断方式有处理异常事件的能力，DMA方式没有这种能力，主要用于大批数据的传送，如硬盘存取、图像处理、高速数据采集系统等，可提高数据吞吐量。
4
程序中断方式需要中断现行程序，故需保护现场；DMA方式不中断现行程序，无须保护现场。
5
DMA的优先级比程序中断的优先级高

什么是通道？通道的功能是什么？
通道是一个具有特殊功能的处理器，它有自己的指令和程序，专门负责数据输入输出的传输控制（CPU把传输控制的功能下放给通道）。通道受CPU的L/O指令启动停止或改变其工作状态。通道的基本功能是按0指令要求启动1/0设备，执行通道指令，组织0设备和主存进行数据传输，向CPU报告中斯等

存储器的扩展：
位扩展 增加存储字长
字扩展 增加存储字的数量
字位扩展
存储器与cpu的连接
地址线的连接
数据线的连接
读/写数据线的连接
片选线的连接
合理选取存储芯片
高速缓存是高速缓冲存储器  用来解决主存与cpu速度不匹配的问题

CACHE-主存地址映射几种方式下主存和CACHE地址构成？几种映射方式的优缺点，掌握组相联和直接映射
全相联映射、直接相联映射、组相联映射
1. 全相联映射 全相联映射是指主存中任一块都可以映射到Cache中任一块的方式。 全相联映射方式的优点是Cache的空间利用率高但缺点是相联存储器庞大比较电路复杂因此只适合于小容量的Cache之用。
2. 直接相联映射方式是指主存的某块j只能映射到满足特定关系的Cache块i中，直接相联映射方式的优点 是比较电路最简单但缺点是Cache块冲突率较高从而降低了Cache的利用率。由于主存的每一块只能映射到Cache的一个特定块上，当主存的某块 需调入Cache时，如果对应的Cache特定块已被占用而Cache中的其它块即使空闲，主存的块也只能通过替换的方式调入特定块的位置，不能放置到其它块的位置上
3、组相联映射方式，将Cache分成2u组每组包含2v块。主存的块与Cache的组之间采用直接相联映射，而与组内的各块则采用全相联映射。也就是说主存的某块只能映射到Cache的特定组中的任意一块。

I/O设备编址
统一编址和不统一编址

中断响应
1、保护现场。其一是保存程序的断点，其二是保存通用寄存器和状态寄存 器的内容
2、中断服务。提供中断服务操作
3、恢复现场。退出服务程序前，将原程序中断时的“现场”恢复到原来的 寄存器中
4、中断返回。使其返回到原程序的断点处，以便继续执行原程序效率低

DMA：（即直接存储器存取方式）

2 假设运行时间为100秒的某程序，其中90秒是CPU时间，剩下的是I/O占用的时间。如果CPU速度每年提高50%但I/O时间不变，那么在3年之后，该程序的运行时间是46  秒。

Cpu的基本功能
（1）指令控制，即对程序运行的控制；
（2）操作控制，即对指令内操作步骤的控制；
（3）数据运算，即对数据进行算术运算和逻辑运算，这是CPU的最基本功能；
（4）异常处理和中断处理，如处理运算中的溢出等错误情况以及处理外部设备的服务请求等　此外，CPU还具有存储管理、总线管理、电源管理等扩展功能。

在直接寻址、寄存器寻址、间接寻址、变址寻址、基址寻址、寄存器间接寻址、相对寻址等寻址方式中，操作数在内存的是哪几种?速度最快的是哪种？
答：操作数在内存的是直接寻址、间接寻址、变址寻址、基址寻址、寄存器间接寻址
速度最快的是寄存器寻址

硬布线和微程序控制器的区别？
 硬布线控制器是早期设计计算机的一种方法。硬布线控制器是将控制部件做成产生专门固定时序控制信号的逻辑电路，产生各种控制信号，因而又称为组合逻辑控制器。这种逻辑电路以使用最少元件和取得最高操作速度为设计目标，因为该逻辑电路由门电路和触发器构成的复杂树型网络，所以称为硬布线控制器。   采用组合逻辑设计方法设计控制单元，微操作控制部件的线路结构十分庞杂，不规整，而且指令系统功能越全，微操作命令越多，线路就越复杂。一旦控制部件构成后，除非重新设计和物理上对它重新布线，否则要想增加新的控制功能是不可能的。组合逻辑控制的最大优点是速度较快。
    微程序控制器是为了克服组合逻辑控制器线路复杂、不易修改的缺点而提出的，用类似存储程序的办法，来解决微操作命令序列的形成。就是把一条机器指令看成一个微程序，每一个微程序包含若干条微指令，每一条微指令对应一个或几个微操作。然后把这些微程序存到一个存储器中，用寻找用户程序机器指令的办法来寻找每个微程序中的微指令，逐条执行每一条微指令，也就相应地完成了一条机器指令的全部操作。
  微程序控制器同组合逻辑控制器相比较，具有设计规整、调试、维修以及更改、扩充指令方便的优点，易于实现自动化设计。但是由于它使用了控制存储器，所以指令的执行速度比组合逻辑控制器慢。

一个采用直接映射方式的16KB缓存，假设块长为8个32位的字，按字节编址，则地址为FDA459H的主存单元映射到缓存的第几块内（十进制表示）。
我的答案：
170

6.
利用SN74181芯片设计一个16位的ALU，画出电路图并说明电路信息传输是并行还是串行，哪些地方并行，哪些地方串行。
我的答案：
s0,s1,s2,s3并行，f0,f1,f2,f3并行，A0,A1,A2,A3并行，剩下的都是串行

设计一个32位的ALU，利用CLA74182和SN74181芯片.画出电路图并说明电路信息传输是并行还是串行，哪些地方并行，哪些地方串行。
c0,c1,c2,c3并行
PG0,PG1,PG2,PG3并行
其他都是串行
c0,c1,c2,c3并行
PG0,PG1,PG2,PG3并行
其他都是串行

假设主存容量为512MB，Cache容量为4KB，每个字块为16个字，每个字为32位。
请回答以下问题：
（1）Cache可容纳多少块，其地址为多少位？（2分）
Cache包容纳4K/(16*4)=64块，其地址为12位（2分）
（2）主存可容纳多少块，其地址为多少位？（2分）
主存可容纳512M/(16*4)=8M块，其地址为29位（2分）
（3）在四路组相连（既Cache每组包含4个块）映射方式下，请画出主存地址各字段的位数。（6分）
Cache可以分为64/4=16组
在四路组相连（既Cache每组包含4个字块）映射方式下，请画出主存地址各字段的位数。
主存字块标记    组地址    字块内地址
19位                    4位    6位

已知x=0.1001，y=-0.1010，求[x]补，[y]原，[y]补，[x]移，[y]移。
X原码0.1001        Y原码1.1010
X补码0.1001        Y补码1.0110
X移码1.1001        y移码 0.0110

2、变形补码计算[X+Y]补，说
判读是否溢出
X=+1101/24= +0.1101    X补码00.1101
 Y=-1001/24= -0.1001     Y补码11.0111
[X+Y]补=00.0100        结果没有溢出

7.SRAM和DRAM的区别？
A.dram是主存，依靠电容进行存储，sram是缓存，依靠触发器进行存储；
B.dram集成度高，sram集成度低；
C.dram芯片引脚少，sram多；
D.dram功耗小，sram功耗大；
E.dram价格低，sram价格高；
F.dram速度慢，sram速度快；
H.dram有刷新，sram无。

解:(1)由于(PC) +1→PC需由ALU完成,因此PC的值可作为ALU的一个源操作数,靠控制ALU做+1运算得到(PC) +1,结果送至与ALU输出端相连的R2，,然后再送至PC。
此题的关键是要考虑总线冲突的问题，故取指周期的微操作命令及节拍安排如下:
T。   PC- >Bus -> MAR,1 →R         ;PC通过总线送MAR
T1        M( MAR) →MDR,
(PC) →Bus →ALU+1 →R2   ;PC通过总线送ALU完成(PC)+1 →R2
T2    MDR→Bus →IR,              ;MDR通过总线送IR
OP(IR)→微操作命令形成部件
T3    R2→Bus →PC                ;R2通过总线送PC
(2)立即寻址的加法指令执行周期的微操作命令及节拍安排如下:
T0     Ad(IR)  →Bus →R1           ;立即数->R1，
T1   ( ACC) + (R1)→ALU→R2       ;ACC通过总线送ALU
T2   R2 →Bus→ACC           ;结果通过总线送ACC
①　纯小数X=+11/16，y=+7/16，试用双符号位变形补码计算x+y，并判断是否溢出。(自己理解记忆)
①总线宽度（注意与总线带宽的区别）:通常是指数据总线的根数,用bit(位)表示,如8位、16位、32位、64位(即8根.16根.32根、64根)。
②总线带宽:总线带宽可理解为总线的数据传输速率，即单位时间内总线上传输数据的位
数,通常用每秒传输信息的字节数来衡量,单位可用MBps(兆字节每秒)表示。例如，总线工作
频率为33 MHz,总线宽度为32位(4 B),则总线带宽为33x(32 +8) =132 MBps。

假设总线的时钟频率为100 MHz.总线的传输周期为4个时钟周期，总线的宽度为32位.试求总线的数据传输率。若想提高倍数据传 输率可采取什么措施?
解:根据总线时钟频率为100 MHz,得
1个时钟周期为1/100 MHz=0.01 μs
总线传输周期为0.01 μsx4=0.04 μs
由于总线的宽度为32位=4 B(字节)
故总线的数据传输率为4 B/(0. 04 μs) =100 MBps
若想提高一倍数据传输率，可以在不改变总线时钟频率的前提下，将数据线的宽度改为64
位，也可以仍保持数据宽度为32位，但使总线的时钟频率增加到200MHz。

扩展操作码的好处
操作码长度不固定会增加指令译码和分析的难度,使控制器的设计复杂。通常采用扩展操技术，使操作码的长度随地址数的减少而增加,不同地址数的指令可以具有不同长度的操作从而在满足需要的前提下,有效地缩短指令字长。

多重中断单重中断的中断程序的处理流程:
1.保存现场的屏蔽字2.执行中断服务程序3.恢复现场和屏蔽字4.开中断5中断返回
区别:在单重中断中由于执行中断时不会被其他中断打断,所以只需要在中断返回前J开中断。而在多重中断的情况下，在执行中断服务程序的过程中是允许被更优先级更高级的中断打断的，所以需要在进入中断服务程序前打开中断。同时在恢复现场时是不允许被中断的，便在恢复现场前后加入了开关中断的操作。

绪论章节
1. 冯诺依曼机的基本工作方式是（控制流动驱动方式）
2. 下列（按地址访问并顺序执行指令）是冯诺依曼机工作方式的基本特点
3. 冯诺依曼机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（指令周期的不同阶段）
4. 存放欲执行指令的寄存器是(IR)
5. 在CPU中，跟踪下一条要执行的指令的地址的寄存器是（PC）
6. MAR和MDR的位数分别为（地址码长度、存储字长）
7. 关于CPU存取速度的比较中，正确的是（寄存器>Cache>内存）
8. 若一个8位的计算机系统以16位来表示地址，则该计算机系统有（65536）个地址空间
9. 关于编译程序和解释程序，下列说法中错误的是（解释程序方法比较简单，运行速度也比较快）
10. 将高级语言源程序转换成机器级目标代码文件的程序是（编译程序）
11. 计算机硬件能够直接执行的是（机器语言程序）
12. 计算机系统的层次结构可以分为6层，其层次之间的依存关系是（上层实现对下层的功能扩展，而下层是实现上层的基础）
13. 关于CPU主频、CPI、MIPS、MFLOPS说法正确的是（CPU主频指CPU使用的时钟脉冲频率，CPI是执行一条指令平均使用的CPU时钟数）
14. 关于机器字长，指令字长和存储字长的说法中，正确的是（三者在数值上可能不等，存储字长是存放在一个存储单元中的二进制代码位数）
15. 32位微机是指该计算机所用CPU（能同时处理32位的二进制数）
16. CPU的CPI与下列的（时钟频率）因素无关
17. 能缩短程序执行时间的措施是（提高CPU时钟频率，优化数据通路结构，对程序进行编译优化）
18. 描述浮点数操作速度指标的是（MFLOPS）
19. 将高级语言程序转换为机器级目标代码文件的程序是（编译程序）
20. 冯诺依曼结构计算机中数据采用二进制编码表示，主要原因是（二进制的运算规则简单，制造两个稳态的物理器件比较容易，便于用逻辑门电路实现算术运算）

### 存储器

1. 计算机的存储其采用分级方式是为了（解决容量、速度、价格三者之间的矛盾）
2. 存储器分层体系结构中，存储器从速度最快到最慢的排序是（寄存器，cache，主存，辅存）
3. 某计算机字长为32位，按字节编址，采用小端(Little Endian)方式存储数据。假定有一个double型变量（占8个字节），其机器数表示为1122 3344 5566 7788H，存放在0000 8040H开始的连续存储单元中，则存储单元0000 8046H中存放的是（22H）
4. 双端口RAM在（左端口和右端口的地址码相同）情况下会发生读/写冲突
5. 采用虚拟存储器的目的是（扩大存储器的寻址空间）
6. 常用的虚拟存储器寻址系统由（主存-辅存）两级存储器组成
7. 下列存储器中，在工作期间需要周期性刷新的是DRAM，不需要的是SRAM,ROM,FLASH
8. 关于缺页处理的叙述中，错误的是（缺页处理完成后回到发生缺页的指令的下一条指令执行）
9. 下列命令组合的一次访问过程中，不可能发生的是（TLB命中，Cache命中，Page未命中）
10. 为使虚拟存储系统有效的发挥其预期的作用，所运行程序应具有的特性是（应具有较好的局部性）
11. 虚拟存储系统的基础是程序访问的局部性原理，此原理的基本含义是（在程序的执行过程中，程序对主存的访问是不均匀的）
12. 某计算机字长是32位，它的存储容量是64KB，按字编址，他的寻址范围是（16K）
13. 某存储器容量为32K*16位，则（地址线为15根，数据线为16根）
14. 某存储器容量为64KB，按字节编址，地址4000H-5FFFH为ROM区，其余为RAM区。若采用8K*4位的SRAM芯片进行设计，则需要改芯片的数量是（14）
15. 某计算机存储器按字节编址，主存地址空间大小为64MB，现用4M*8位的RAM芯片组成32MB的主存储器，则主存储器地址存储器MAR的位数至少是（26）
16. 用存储容量为16K×1位的存储器芯片来组成一个64K×8位的存储器，则在字方向和位方向分别扩展了（4,8）倍。
17. 某计算机主存容量64KB,其中ROM区为4KB,其余为RAM区，按字节编址。现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，需要上述规格的ROM芯片数和RAM芯片数分别是2,30
18. 某计算机字长为16位，存储器容量为256KB,CPU按字寻址，其寻址范围是0--2^17-1
19. 4个16K×8位的存储芯片，可设计为（32K*16位）容量的存储器。
20. 设CPU地址总线有24根，数据总线有32根，用512K×8位的RAM芯片构成该机的主存储器，则该机主存最多需要（128）片这样的存储芯片。
21. 地址总线A0(高位)--A15(低位)，用4K×4位的存储芯片组成16K×8位存储器，则产生片选信号的译码器的输入地址线应该是（A2A3)

### 指令--目标

1. 关于CISC/RISC的叙述中，错误的是（CISC比RISC的机器能更好的支持高级语言）
2. RISC思想主要基于的是（减少指令的平均周期）
3. 以下叙述中（RISC机一定采用流水技术）是正确的  采用流水技术的机器一定是ROSC机、RISC机的兼容性优于CISC机、CPU配备很少的通用寄存器都是错误的
4. 关于RISC的说法中错误的是（RISC普遍采用微程序控制器）
5. RISC大多数指令在一个时钟周期内完成、RISC的内部通用寄存器数量相对CISC多、RISC的指令数、寻址方式和指令何时种类相对SISC少都是正确的
6. 有效地址是指（操作数的真实地址）
7. 指令采用不同寻址方式的目的是（缩短指令字长，扩大寻址空间，提高编程灵活性）
8. 假设指令中地址码所给出的是操作数的有效地址，则该指令采用（直接寻址）
9. 设指令中的地址码为A，变址寄存器为X，程序寄存器为PC，则变址间址寻址方式的操作数的有效地址EA是（(x)+A）。
10. （变址寻址）便于处理数组问题
11. 在多道程序设计中，最重要的寻址方式是（相对寻址）
12. 一条指令中包含的信息有（操作码、地址码）
13. 一地址指令中，为完成两个数的算术运算，除地址码致命的一个操作数外，另一个数常采用（隐含寻址）
14. 四地址指令OPA1A2A3的功能为（A1）OP（A2）→（A3），且A4给出下一条指令地址，假设A1、A2、A3、A4都为主存储器地址，则完成下述指令需要访存（ 4）次。
15. 某指令系统有200条指令，对操作码采用固定长度二进制编码是，最少需要（8）位
16. 指令寄存器的位数取决于（指令字长）
17. 一个计算机系统采用32位单字长指令，地址码12位，若定义了250条地址指令，则还可以有（24K）条地址指令
18. 某计算机按字节编址，指令字长固定且只有两种指令格式，其中三地址指令29条，二地址指令107条，每个地址字段为6位，则指令字长至少应该是（ 24 ）位。
19. 在CPU执行指令的过程中，指令的地址由（程序计数器PC）给出
20. 程序控制类指令的功能是（改变程序执行的顺序）
21. 在指令格式中，采用扩展操作码设计方案的目的是（保持指令字长度不变而增加指令的数量）

### 输入输出系统

1. 在微型机系统中I/O设备通过（设备控制器）与主板的系统总线相连接

2. 下列关于I/O指令的说法中，错误的是（I/O指令的格式和通用指令格式相同）

3. 关于通道程序的叙述中，正确的是（通道程序存放在主存中）

4. 关于I/O设备的说法中正确的是（键盘、鼠标、显示器、打印机属于人机交互设备，
   在微型计算机中，VGA代表的是视频传输标准，鼠标适合于用中断方式来实现输入操作）

5. 一台字符显示器的vRAM中存放的是（显示字符的ASCII码）

6. CRT的分辨率为1024×1024像素,像素的颜色数为256,则刷新存储器的每单元字长为( 8bit  ),总容量为(   1MB  )。

7. 关于磁盘的说法中，错误的是（RAID技术可以提高磁盘的磁记录密度和磁盘利用率）

8. 下列选项中，在I/O总线的数据线上传输的信息包括(D)
   I. I/O接口中的命令字
   II. I/O接口中的状态字
   III.中断类型号
   (4.0分)
   A、仅I、l
   B、 仅I、III
   C、仅II、H
   D、I、Ⅱ、Ⅲ

9. 在统一编址的方式下，区分存储单元和I/O设备是（A）

   A、 不同的地址码
   B、 不同的地址线
   C、不同的控制线
   D、 不同的数据线

10. I/O的编址方式采用统一编址方式时,进行输入/输出的操作的指令是(B )。

    A、 控制指令
    B、 访存指令
    C、 输入/输出指令
    D、 都不对

11. 在统一编址情况下,就I/O设备而言,其对应的IO地址说法错误的是D。

    A、 要求固定在地址高端
    B、 要求固定在地址低端
    C、 要求相对固定在地址的某部分
    D、 可以随意在地址的任何地方

12. 程序员进行系统调用访问设备使用的是(A）

    A、 逻辑地址
    B、物理地址
    C、主设备地址
    D、从设备地址

13. 磁盘驱动器录数据时采用（B)方式写入。
    A、并行
    B、串行
    C、并行-串行
    D、串行-并行

14. 设置中断排队判优逻辑的目的是（B ）
    A、产生中断源编码
    B、 使同时提出的请求中的优先级别最(
    高得到及时响应
    C、使CPU能方便地转入中断服务子程序
    D、 提高中断响应速度

15. 以下说法中，错误的是（C)
    A、中断服务程序一般是操作系统模块
    B、中断向最方法可提高中断源的识别速度
    C、中断向量地址是中断服务程序的入☐地址
    D、重叠处理中断的现象称为中断嵌套

16. 下列关于中断I/O方式和DMA方式的比较的叙述中，错误的是（D) 。
    A、中断I/O方式请求的是CPU处理时间，DMA方式请求的是总线使用权
    B、 中断响应发生在一条指令执行结束后，DMA响应发生在一个总线事务完成后
    C、 中断I/O方式下数据传送通过软件完成，DMA方式下数据传送由硬件完成
    D、 中断I/O方式使用于所有外部设备，DMA方式仅适用于快速外部设备

17. CPU响应DMA请求的条件是当前(A)执行完。
    A、机器周期
    B、总线周期
    C、机器周期和总结
    D、指令周期

18. 下列说法中,错误的是(B).
    I .程序中断过程是由硬件和中断服务程序共同完成的
    Ⅱ.在每条指令的执行过程中,每个总线周期要检查一次有无中断请求
    Ⅲ.检测有无DMA请求,一般安排在一条指令执行过程的末尾
    IV.中断服务程序的最后指令是
    5条件转移指令
    A、 Ⅲ、IV
    B、 Ⅱ、Ⅲ、Ⅳ
    C、Ⅱ、IV
    D、I、Ⅱ、Ⅲ、IV

19. 在下列情况下,可能不发生中断请求的是(B )。
    A、DMA操作结束
    B、一条指令执行完毕
    C、机器出现故障
    D、执行”软中断“指令

20. 下列不属于程序控制指令的是(C)。
    A、无条件转移指令
    B、有条件转移指令
    C、中断隐指令
    D、循环指令

21. 在中断响应周期中CPU主要完成的工作是(A)。
    A、关中断，保护断点、发中断响应并形成向量地址
    B、开中断，保护断点，发中断响应信号并形成向向量地址
    C、关中断，执行中断服务程序
    D、开中断，执行中断服务程序

22. DMA方式中，周期窃取是窃取一个A）
    A、存取周期
    B、指令周期
    C、CPU周期
    D、总线周期

23. CPU响应DMA请求的条件是当前（A）执行完。
    A、 机器周期
    B、 总线周期
    C、机器周期和总线后
    D、指令周期

24. 在DMA方式下，数据从内存传送到外设经过的路径是（B）。
    A、 内存->数据总线->数据通路->外设
    B、 内存->数据总线->DMAC->外设
    C、内存->数据通路->数据总线->外设
    D、内存->CPU->外设

25. 在DMA方式传送数据的过程中，由于没有破坏（B）的内容，所有CPU可以正常工作（访存除外）。
    A、程序计数器
    B、程序计数器和寄存器
    C、指令寄存器
    D、堆栈寄存器

### 运算器

1. 8位原码能表示的不同数据有（256  ）个。
2. 16位补码0X8FAO扩展为32位应该是( B)
   A、0X0000 8FA0
   B、0XFFFF 8FAO
   C、0XFFFF FFAO
   D、0X8000 8FA0
3. 若寄存器内容为1111 1111，若它等于-1，则为（补码 ）。
4. 下列选项中，描述浮点数操作速度指标的是( B)
   A、MIPS
   B、MFLOPS
   C、CPI
   D、IPC
5. 某32位计算机按字节编址,采用小端方式。若语句“int i=O;“ 对应指令的机器代码为“C7 45 FC 00 00 00 00”，则语句“int i=-64;”对应指令的机器代码是(A)。
   A、C7 45 FC CO FF FF FF
   B、C7 45 FC OC FF FF FF
   C、C7 45 FC FF FF FF CO
   D、C7 45 FC FF FF FF OC
6. 16位补码0X7FA0扩展为32位应该是（ 00007FA0 ）。
7. 假设某计算机的字长为8位，则数-1010110的移码表示形式为(00101010)
8. 假设[X]补=10101010，则X的真值为？(-1010110)
9. 8位数补码的表示范围为（-128~+127）。
10. 补码定点整数01010101左移两位后的值为（01010100 ）。
11. 补码定点整数10010101右移1位后的值为（ 1100 1010）。
12. 若采用双符号位，则两个正数相加时产生溢出的特征时，双符号位为 （01）。
13. 在补码的加减法中，用两位符号位判断溢出，两位符号位=10时，表示（结果负溢出）
14. 原码的乘法是（  先取操作数绝对值想乘，符号位单独处理）。
15. 原码乘法时，符号位单独处理乘积的方式是（两个操作数符号相“异或”  ）。
16. 实现N位(不包括符号位)补码位乘时，乘积为(D )位。
    A、N
    B、N+1
    C、2N
    D、2N+1
17. 在原码不恢复余数法(又称原码加减交替法)的算法中，( 仅当最后一步不够减时，才恢复一次余数)
18. 下列关于补码除法的说法中，正确的是( 补码不恢复余数除法中，异号相处时，够减商0，不够减商1)。
19. 在规格化浮点运算中，若某浮点为2^5*1.10101，其中尾数为补码表示，则该数(B)
    A、 不需要规格化
    B、 需要向右规格化
    C、 需要尾数左移—位规格化
    D、 需要尾数左移两位规格化
20. 算术逻辑单元(AlU)的功能-般包括(算数运算和逻辑运算 )
21. 一个C语言程序在一台 32 位机器上运行。程序中定义了三个变量x、y 和 z，其中ⅹ和z为int 型, y 为 short 型。当 x=127， y=-9 时，执行赋值语句 z=x+y 后，x 、y 和 z 的值分别是（D）。
    A、x=0000007FH, y=FFF9H , z=00000076H
    B、x=0000007FH , y=FFF9H , z=FFFF0076H
    C、0000007FH， y=FFF7H， z=FFFF0076H
    D、x=0000007FH , y=FFF7H , z=00000076H
22. float 型数据常用IEEE 754单精度浮点格式表示。假设两个float型变量x和y分别存放在32位寄存器f1和f2中，若(f1)=CC900000H，(f2)=BOC00000H，则x和y之间的关系为A
    A、x<y 且符号相同
    B、x<y且符号不同
    C、x>y且符号相同
    D、x>y且符号不同
23. IEEE 754单精度浮点格式表示的数中，最小的规格化正数是1.0*2^-126
24. 用海明码对长度为8位的数据进行检/纠错时，若能纠正一位错。则校验位数至少为4
25. 关于海明校验码的说法中,正确的是(B)
    A、只能检测出一位出错
    B、能检测出两位同时出错
    C、不能指出哪一位出错
    D、能纠正两位错误
26. 下列关于循环冗余校验的说法中,B是错误的。
    A、 带r个校验位的多项式编码可以检测到所有长度小于或等于r的突发性错误
    B、 通信双方可以无需商定就直接使用多项式编码
    C、CRC校验可以使用硬件来完成
    D、 有一些特殊的多项式，因为其有很好的特性，而成为了国际标准
27. 在 CRC（循环冗余校验）方法中，采用了 （模2除法（异或）） 运算计算校验码。
28. 下列有关浮点数加减运算的叙述中，正确的是D
    Ⅰ对阶操作不会引起阶码上溢或下溢
    Ⅱ右规和尾数舍入都可能引起阶码上溢
    Ⅲ左规时可能引起阶码下溢
    Ⅳ尾数溢出时结果不一定溢出
    A、仅Ⅱ、Ⅲ
    B、仅Ⅰ、Ⅱ、Ⅳ
    C、仅Ⅰ、Ⅲ、Ⅳ
    D、Ⅰ、Ⅱ、Ⅲ、Ⅳ
29. 在串行进位的并行加法器中，影响加法器运算速度的关键因素是(进位传递延迟)。
30. 算数逻辑单元（AIU）的功能一般包括（算术运算和逻辑运算）
31. 加法器采用并行进位的目的是（提高加法器运算速度）
32. 用8片74181和两片74812可组成 两级先行仅为结构的32位ALU

### 控制器

1. 在取指周期中，是按照（　 **程序计数器PC** ）的内容访问主存，以读取指令。
2. CPU响应中断的时间是（**执行周期结束**）
3. 计算机操作的最小时间单位是（**时钟周期**）
4. 指令寄存器的位数取决于（**指令字长**）
5. 程序计数器PC在（**控制器**）中
6. 下列寄存器中，汇编语言程序员可见的是（**B** ）
   A、MAR
   B、 PC
   C、MDR
   D、IR
7. 下列部件不属于控制器的是(**C** )
   A指令寄存器
   B程序计数器
   C程序状态字寄存器
   D时序电路
8. CPU中保存当前正在执行指令的寄存器是（ **指令寄存器**  ）。
9. 在CPU中，跟踪后继指令地址的寄存器是（**程序计数器**）
10. 条件转移指令执行时所依据的条件来自（**标志寄存器**）
11. 在CPU的寄存器中，（**指令寄存器**）对用户是透明的
12. 在取周期中，是按照（**程序计数器PC**）的内容访问主存，以读取指令。
13. 采用DMA方式传递数据时，每传送一个数据就要占用（**存取周期**）
14. 指令周期是指（**CPU从主存取出一条指令加上执行这条指令的时间**）
15. 通用寄存器是（**可编程指定多种功能的寄存器**）
16. PC的位数取决于（**存储器的容量**）
17. 在所谓的n位CPU中，n是指（**数据总线线数**）
18. 在计算机系统中表征程序和机器运行状态的部件是（**程序状态字寄存器**）
19. 在为程序控制方式中，机器和微指令的关系是（**每一条机器指令由一段或一个微程序来解释执行**）
20. 微地址是指微指令（**在控制存储器的存储位置**）
21. 通常微指令的周期对应一个（**机器周期**）
22. 在一条无条件跳转指令的指令周期内，PC的值被修改了（**2**）次
23. 指令周期由一个到几个机器周期组成，第一个机器周期是（**从主存中取出指令字**）
24. 下列说法中，合理的是（**D**）
    A、 执行各条指令的机器周期数相同，各机器周期的长度均匀
    B、 执行各条指令的机器周期数相同，各机器周期的长度可变
    C、执行各条指令的机器周期数可变，各机器周期的长度均匀
    D、执行各条指令的机器周期数可变，各机器周期的长度可变
25. 以下关于间址周期的描述中，正确的是（**C**）
    A、所有指令的间址操作都是相同的
    B、 凡是存储器间接寻址的指令，它们的操作都是相同的
    C、对于存储器间接寻址和寄存器间接寻址，它们的操作是不同的
    D、都不对
26. 下列说法中，正确的是（**A** ）
    Ⅰ指令字长等于机器字长的前提下，取指周期等于机器周期
    Ⅱ指令字长等于存储字长的前提下，取指周期等于机器周期
    Ⅲ指令字长和机器字长的长度没有任何关系
    Ⅳ为了硬件设计方便，指令字长都和存储字长一样大
    A、 Ⅱ、Ⅲ
    B、Ⅱ、Ⅲ、IV
    C、Ⅰ、Ⅲ、IV
    D、Ⅰ、IV
27. 在程序控制器中，形成微程序入口地址的是（**机器指令的操作码字段**）
28. 微程序控制器的速度比硬布线控制器慢，主要是因为（**增加了从控制存储器读取微指令时间**）
29. 微程序控制存储器属于（**CPU**）的一部分
30. 微程序存放在（**只读存储器中**）
31. 相对于微程序控制器，硬布线控制器的特点是（**指令执行速度快，指令功能的修改和扩展难**）

设CPU共有16根地址线，8根数据线，并用作为访存控制信号（低电平有效），用作为读/写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K×4位RAM，4K×8位RAM,2K×8位ROM以及74138译码器和各种门电路，如下图所示。画出CPU与存储芯片的连接图，要求：
（1）主存地址空间分配：8000H~87FFH为系统程序区；8800H~8BFFH为用户程序区。
（2）合理选用上述存储芯片，说明各选几片。
（3）详细画出存储芯片与CPU的连接图。
答：根据主存地址空间分配，选出所用芯片类型及数量。即
A15 ... A11 ... A7 ... A3 ... A0
1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1          2K*8位ROM  1片
1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 
1 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1          1K*4位RAM 2片

计算机包括：运算器，存储器，控制器，输入设备，输出设备

两种信息流：控制信息流和数据信息流

控制信息流包括指令信息，状态信息、时序信息。这些信息的组合产生各类控制信号，对数据进行加工处理，并控制数据信息的流向，实现计算机的各项功能。

浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为 5 位和 7 位 (均含 2 位符号位) 。若有两个数 X=27x 29/32，Y=2 ×5/8，加法计算 X+Y 的最终结果是？请写出计算过程。
溢出  x = (2^7)×(29 / 32)，y = (2^5)×(5 /8)
x+y=01000 0010001

DMA的传输过程分为哪三个？解决了什么（简答）
一、预处理
1、给DMA控制逻辑指明数据传送方向是输入还是输出
2、向DMA设备地址寄存器送入设备号，并启动设备
3、向DMA主存地址寄存器送入交换数据的主存起始地址
4、对字计数器赋予交换数据的个数
二、数据传送
解决数据输入和数据输出的问题
三、后处理
当DMA的中断请求得到响应后，CPU停止原程序的执行，转去执行中断服务 程序，做一些DMA的结束工作。

指令章节：
（1）程序控制类指令的功能是改变程序执行的顺序
（2）指令寄存器的位数取决于指令字长
（3）一地址指令中，为完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常采用隐含寻址
（4）下列关于CISC/RISC的叙述中，错误的是CISC比RISC的机器能更好的支持高级语言
（5）四地址指令OP A1 A2 A3 A4的功能为（A1）OP（A2）->（A3），且A4给出下一条指令地址，假设A1，A2，A3，A4都为主存储器地址，则完成下述指令需要访存4次
（6）RISC思想主要基于的是减少指令的平均执行周期
（7）机器指令中，有效地址是指操作数逻辑地址中的偏移地址字段
存储器章节
（8）下列器件中存取速度最快的是寄存器
（9）主存储器和CPU之间增加cache的目的是解决CPU和主存之间的速度匹配问题
（10）和辅存相比，主存的特点是容量小，速度快，成本高
（11）存储单元是指存放一个机器字的所有存储元集合
（12）某SRAM芯片，其容量为1M*8位，除电源和接地端外，控制端有OE和R/W，该芯片的管脚引出线数目是20
（13）某存储器容量为32K*16，则其地址线位5根，数据线位6根
（14）某机字长32为，存储容量为64MB，若按字寻址，它的寻址范围是16M
（15）EEPROM是指电擦除可编程只读存储器
（16）在磁盘和磁带两种磁表面存储器中，存取时间与存储单元的物理位置有关，按存储方式分磁盘是部分串行存取，磁带是串行存取
（17）在对破坏性读出的存储器进行读/写操作时，为维持原信息不变，必须辅以的操作是再生
（18）某机器的主存储器共32KB，由16片16K*1（内部采用128*128存储阵列）的DRAM芯片字和位同时扩展构成。若采用集中式刷新方式，且刷新周期为2ms，那么所有的存储单元刷新一遍需要128存储周期
（19）交叉编址的存储器实质是一种模块式存储器，它能并行执行多个独立的读/写操作
（20）某机器字长为32位，按字节编址，采用小端方式存储数据假定有一个double型变量，其机器数表示为1122 3344 5566 7788H，存放在0000 8040H开始的连续存储单元中，则存储单元0000 8046H中存放的是22H
（21）一个采用直接映射方式的16KB缓存，假设块长为8个32位的字，则地址为FDA459H的主存单元映射到缓存的第   29 （十进制表示）块内
运算器
（22）对真值0表示形式唯一的机器数是补码和移码
（23）若X为负数，则有[X]补求[-X]补是将[X]补连同符号位一起变反，末尾加一
（24）8位原码能表示的不同数据有255个
（25）补码定点整数01010101左移两位后的值为01010100
（26）n为定点整数（有符号）表示的最大值是（2^n-1）-1
（27）16位补码0X8FA0扩展为32位应该是0XFFFF 8FA0
（28）若寄存器内容为00000000，若它等于-128，则为移码
（29）若寄存器内容为1111 1111，若它等于-1，则为补码
（30）原码的乘法是先取操作数绝对值相乘，符号位单独处理乘积的方式是两个操作数符号相“异或”
（31）下列说法正确的是定点数运算和浮点数运算都可能产生溢出
（32）下列关于对阶操作说法正确的是在浮点加减运算的对阶操作中，若阶码增大，则尾数右移
（33）若浮点数的尾数采用补码表示，则下列1.00010中的尾数是规格化形式
（34）ALU作为运算器的核心部件，其属于组合逻辑电路
（35）并行加法器中，每位全和的形成除与本位相加二数数值位有关外，还与低位数送来的进位有关
（36）在串行进位的并行加法器中，影响加法器运算速度的关键因素是进位传递延迟
（37）用8片74181和两片74182可组成两级先行进位结构的32位ALU

总线和I/O章节
（1）在32位总线系统中，若时钟频率为500MHZ，传送一个32位需要5个时钟周期，则该总线的数据传输率是400MB/s
（2）在统一编址的方式下，区分存储单元和I/O设备是靠 不同的地址码
（3）同步通讯之所以比异步通信具有较高的传输速率，是因为同步通信不需要应答信号且总线长度较短，同步通信用一个公共的时钟信号进行同步，同步通信中，各部件的存器时间接近等以上各项因素的综合结果
（4）在DMA方式下，数据从内存传送到外设经过的路径是内存->数据总线->DMAC->外设
（5）某计算机有4级中段，优先级从高到低为1->2->3->4，若将优先级顺序修改，改后1级中断的屏蔽字为1101，2级中断的屏蔽字为0100，3级中断的屏蔽字为1111，4级中断的屏蔽字为0101，则修改后的优先顺序从高到低为3->1->4->2
（6）设置中断屏蔽标志可以改变多个中断服务程序执行完的次序
（7）设置中断排队判优逻辑的目的是使同时提出的请求中的优先级别最高者得到及时响应
（8）在CPU响应中断时，保护两个关键的硬件状态是PC和PSW
（9）下列关于中断I/O方式和DMA方式的比较的叙述中，错误的是中断I/O方式下传输数据通过软件完成，DMA方式仅适用于快速外部设备
（10）以下说法中，错误的是中断向量地址是中断服务程序的入口地址
（11）在3种集中式总线控制中，独立请求方式响应速度最快；链式请求方式对电路故障最敏感、
（12）CPU响应DMA请求的条件是当前机器周期执行完
（13）下列叙述中，程序中断方式有中断请求，DNA方式中没有中断请求是正确的
（14）在主机和外设的信息传送中，直接存储器存取（DMA）不是一种程序控制方式
（15）在中断响应周期中，CPU主要的工作是关中断，保护断点，发中断响应并形成向量地址
（16）若某设备中断请求的响应和处理时间为100ns,每400ns发出一次中断请求，中断响应所允许的最长延迟时间为50ns,则在该设备持续工作过程中,CPU用于该设备的I/O时间占整个CPU时间的百分比至少是25%
大作业
（1）缓存的地址映射中，若主存块只可映射到缓存内唯一组中任意一块的位置上，称作组相联映射
（2）采用扩展操作码技术的好处是缩短指令长度
（3）调整主存的结构，如采用单体多字结构或采用多体结构等，可以提高访存速度
（4）通道是一个特殊功能的处理器
（5）立即寻址是数在指令中，常用于给变量和寄存器赋初值
（6）所有指令的取指令操作都是相同的
（7）微程序控制器比硬布线控制器（RISC）更加灵活
（8）系统总线的宽度通常指的是数据总线的位数
（9）立即寻址是数在指令中，常用于给变量和寄存器赋初值
（10）多重中断的中断服务程序流程：保护现场，开中断，设备服务，恢复现场，中断返回
（11）简述中央处理器的基本功能：（1）指令控制，即对程序运行的控制；（2）操作控制，即对指令内操作步骤的控制；（3）数据运算，即对数据进行算术运算和逻辑运算，这是CPU的最基本功能；（4）异常处理和中断处理，如处理运算中的溢出等错误情况以及处理外部设备的服务请求等。 此外，CPU还具有存储管理、总线管理、电源管理等扩展功能。

作业
1.在微程序控制方式中，机器指令和微指令的关系是：每一条机器指令由一段或一个微程序解释执行
2计算机采用不同寻址方式的目的主要是：缩短指令字长，扩大寻址空间，提高编程灵活性
3微程序存放在：只读存储器中
4下列选项中，描述浮点数操作速度指标的是：MFLOPS
5.存储单元是指：存放一个存储字的所有存储元集合
6.DMA方式中，周期窃取是窃取一个：存储周期
7.程序计数器PC在（ ）中：控制器
8、缓存的地址映射中，若主存块只可映射到缓存内唯一组中任意一块的位置上，称作：组相联映射
9、采用扩展操作码技术的好处是：缩短指令长度
10、下列叙述中正确的是：程序中断方式和DMA方式都有中断请求，但目的不同
11.32位的个人计算机，一个字节由8 位二进制数组成。
12.由0、1代码组成的语言称为机器语言
四地址指令OP A1,A2,A3,A4,（A1）OP(A2)->A3,A4为下一条指令的地址。为了减少指令中操作码的个数，少访问存储器，用（寄存器 PC或者程序计数器）代替指令中A4
13.总线按照数据传输的位数有串行和并行两种方式，常用的USB是（串行）总线
14.设指令的OP是4位，采用定长操作码，指令系统有零地址、一地址、二地址三种。其中一地址指令M条，二地址N条，则零地址最多有（16-M-N）条
15.双符号位变形补码的加减运算，当（两个双符号位不同）时，表示溢出
某计算机共有125条指令，采用一地址格式，则指令字需取（22）位才能直接寻址32K个存储单元，一地址指令，125条，op需要7位
直接寻址，需要给出数的地址，共32k单元，32K为2的15次方，所以共需要7+15=22
16.系统总线的宽度通常指的是（数据）总线的位数
17.系统总线的宽度通常指的是（执行指令）总线的位数
18.设D为指令字中的形式地址部分，D=EFH，(D)=4088，如果采用一次间接寻址方式，其有效地址是（4088 )
19.RISC的控制器是微程序控制器×
20.中断向量地址是中断服务程序的入口地址×
21.奇偶校验可以校验奇数个位的出错,并能确定出错的位置×
22.存储单元是存放一位二进制信息的存贮元×
23.调整主存的结构，如采用单体多字结构或采用多体结构等，可以提高访存速度√
24.通道是一个特殊功能的处理器√
25.立即寻址是数在指令中，常用于给变量和寄存器赋初值√
26.所有指令的取指令操作都是相同的。√
27.微程序控制器比硬布线控制器更加灵活√
14.采用变形补码进行加减运算可以避免溢出×
29.在程序中断方式中，磁盘申请中断的优先权高于打印机。如果CPU正在执行打印机的中断服务程序，此时磁盘请求中断，结合此情况写出多重中断的中断服务程序流程：保护现场，开中断，设备服务，恢复现场，中断返回
15.假设主存容量为512KB，Cache容量为4KB，每个字块为16个字，每个字32位。（1）Cache地址有多少位？可容纳多少块？（2）主存地址有多少位？可容纳多少块：1）Cache容量4KB（2的12次方=4K）所以Cache地址12位 。每个字块16个字，每字32位，即每个字块为64B，4KB/64B=64块。（2）主存容量512KB（512K=2的19次方），所以主存地址19位。每个字块16个字，每字32位，即每个字块为64B，512KB/64B=8192块。
16.设某总线在一个总线周期并行传送8个字节的数据，假设一个总线周期等于一个时钟周期，总线的频率为66MHZ，求总线的带宽为多少B/S：设总线的频率为66MHZ,则一个时钟周期为1/66MHZ ，总线的传输周期为1/66M，总线的宽度为8个字节，故传输速率为8*66M=528MB/s
17.简述中央处理器的基本功能：(1)指令控制，即对程序运行的控制;(2) 操作控制，即对指令内操作步骤的控制；（3）数据运算，即对数据进行算术运算和逻辑运算，这是CPU的最基本功能；（4）异常处理和中断处理，如处理运算中的溢出等错误情况以及处理外部设备的服务请求等。 此外，CPU还具有存储管理、总线管理、电源管理等扩展功能。
18.设CPU共有16根地址线，8根数据线。现有下列存储芯片：1K×4位RAM，2K×8位RAM，8K×8位RAM,16K×1位RAM，4K×4位RAM；2K×8位ROM，8K×8位ROM，4K×8位ROM以及74138译码器和各种门电路。要求：
（1）主存地址空间分配：0000H-1FFFH为系统程序区；最大4K地址空间为用户程序
（2）（2）写出二进制地址码，并合理选用上述存储芯片，说明各选几片。
 （3）需要哪几位地址作为芯片的选择（即作为74138译码器输出端）
（1）CPU有16根地址线，所以存储空间是2的16次方，即最大寻址空间64K个单元，8根数据线，即每个单元是8位，所以CPU的寻址空间为64K*8（2分）
系统程序区：0000-1FFF  0000H-1FFFH 共1FFF-0+1=2000H=0010 0000 0000 0000=2的13次方，所以需要8K个单元，CPU是8位，所以需要8K*8的ROM芯片。
地址范围0000 0000 0000 0000-0001 1111 1111 1111（16根地址线全部要用完）
（2）根据提供的芯片 选择2片4K×8位ROM，也可以选择1个8K*8的ROM 芯片
最大4K是用户程序区，需要RAM 芯片2片4K×4位RAM 这两个芯片是位扩展，地址范围都是一样（1分），即60k-64k-1，地址范围为1111 0000 0000 0000-1111 1111 1111 1111，即F000-FFFFH(2分)
（3）RAM都是4K个单元，所以需要12根地址线（A0-A11）连接RAM芯片（1分），剩余16-12=4根地址线.  ROM芯片8K单元，需要13根地址线（A0-A12）连接芯片ROM(1分)。所以用高3位地址线可以作为译码器的输入信号。用一个输出配合A12的非门输出控制两个RAM的片选端。3：8译码器另一个输出连8K*8的ROM 芯片。（2分）
简述risc与cisc的区别
SISC特点: (1)具有大量的指令和寻址方式; (2)指令长度不固定,执行需要多个周期; (3)寄存器的使用多数是特的。 RISC(Reduced Instruction Set Computer)
 
特点是所有指令的格式都是一致的,所有指令的指令周期也是相同的,并且采用流水线技术主要特点如下: (1)通过简单指令的组合实现较复杂的操作; (2)指令长度固定确保数据通道快速执行每一条指令; (3)使CPU硬件结构设计变得更为简单

计算机是通过执行指令来处理各种数据的。为了指出数据的来源、操作结果的去向及所执行的操作，一条指令必须包含下列信息：
(1)操作码（OP），具体说明了操作的性质及功能
(2)第一操作数的地址A 1 A_{1}A 
1
(3)第二操作数的地址A 2 A_{2}A 
2
(4)操作结果存放地址A 3 A_{3}A 
3

(5)下一条将要执行指令的地址A 4 A_{4}A 
4
由上可得，一条指令包括两种信息：操作码，地址码

控制器的基本功能如下：
数据缓冲：由于I/O设备的速率较低而CPU和内存的速率却很高，故在控制器中必须设置一缓冲器。在输出时，用此缓冲器暂存由主机高速传来的数据，然后才以I/O设备所具有的速率将缓冲器中的数据传送给I/O设备；在输入时，缓冲器则用于暂存从I/O设备送来的数据，待接收到一批数据后，再将缓冲器中的数据高速地传送给主机。
差错控制：设备控制器还兼管对由I/O设备传送来的数据进行差错检测。若发现传送中出现了错误，通常是将差错检测码置位，并向 CPU报告，于是CPU将本次传送来的数据作废，并重新进行一次传送。这样便可保证数据输入的正确性。
数据交换：这是指实现CPU与控制器之间、控制器与设备之间的数据交换。对于前者，是通过数据总线，由CPU并行地把数据写入控制器，或从控制器中并行地读出数据；对于后者，是设备将数据输入到控制器，或从控制器传送给设备。为此，在控制器中须设置数据寄存器。
状态说明：标识和报告设备的状态控制器应记下设备的状态供CPU了解。例如，仅当该设备处于发送就绪状态时，CPU才能启动控制器从设备中读出数据。为此，在控制器中应设置一状态寄存器，用其中的每一位来反映设备的某一种状态。当CPU将该寄存器的内容读入后，便可了解该设备的状态。
接收和识别命令：CPU可以向控制器发送多种不同的命令，设备控制器应能接收并识别这些命令。为此，在控制器中应具有相应的控制寄存器，用来存放接收的命令和参数，并对所接收的命令进行译码。例如，磁盘控制器可以接收CPU发来的Read、Write、Format等15条不同的命令，而且有些命令还带有参数；相应地，在磁盘控制器中有多个寄存器和命令译码器等。
地址识别：就像内存中的每一个单元都有一个地址一样，系统中的每一个设备也都有一个地址，而设备控制器又必须能够识别它所控制的每个设备的地址。此外，为使CPU能向(或从)寄存器中写入(或读出)数据，这些寄存器都应具有唯一的地址。

二、移位运算
（1）左 移 （<< ）
 右边空出的位用0填补高位左移溢出则舍弃该高位。计算机中常用补码表示数据，注，用补码计算
（2）右 移 （>> ）
 左边空出的位用0或者1填补。正数用0填补，负数用1填补。注：不同的环境填补方式可能不同；低位右移溢出则舍弃该位。
（3）无 符 号 右 移 （>>> ）
 无符号右移：正数与右移规则一样，负数的无符号右移，就是相应的补码移位所得，在高位补0即可

（1）会算数补码的左移和右移
若符号位为0，则反码与原码与补码相同，为1，则数值位全部取反为反码，负数补码=反码末尾+1（考虑进位）
例如：原 1，0010011；
反 1，1101100；
补 1，1101101
移码：补码的基础上将符号位取反
         移 0，1101101
由补码快速求相反数补码的方法：符号位，数值位全部取反，末尾+1
原码算数移位：符号位保持不变，仅对数值位进行移位。右移：高位补零，低位舍弃。左移：低位补零，高位舍弃。
反码算数移位：正数与原码相同。负数的反码右移：高位补1，低位舍弃。左移：低位补1，高位舍弃。
补码的算数移位：正数与原码相同。负数补码：反码末尾+1。右移同反码，左移同原码。规律：负数补码中，最右边的1及其右边同原码，最右边的1的左边同反码。

（2）已知内存的容量和cache的容量，能够知道地址多少位，有几部分，每部分的含义

例题：假设主存容量为512KB，Cache容量为4KB，每个字块为16个字，每个字32位。（1）Cache地址有多少位？可容纳多少块？（2）主存地址有多少位？可容纳多少块？（5.0分）
正确答案：
1）Cache容量4KB（2的12次方=4K）所以Cache地址12位     （1分）      
 每个字块16个字，每字32位，即每个字块为64B，4KB/64B=64块。（1.5分）
（2）主存容量512KB（512K=2的19次方），所以主存地址19位  （1分）     
   每个字块16个字，每字32位，即每个字块为64B，512KB/64B=8192块。（1分）（3）知道CPU内部寄存器 的功能。
一：用户可见寄存器：
1.通用寄存器：可用于存放操作数，也可用于满足某种寻址方式所需的寄存器
2.数据寄存器：数据寄存器主要用来保存操作数和运算结果等信息，从而节省读取操作数所需占用bai总线和访问存储器的时间。
3. 地址寄存器： 它们主要用于存放存储单元在段内的偏移量，用它们可实现多种存储器操作数的寻址方式，为以不同的地址形式访问存储单元提供方便。变址寄存器不可分割成8位寄存器。作为通用寄存器，也可存储算术逻辑运算的操作数和运算结果。它们可作一般的存储器指针使用。在字符串操作指令的执行过程中，对它们有特定的要求，而且还具有特殊的功能。
4.条件码寄存器：用于存放条件码，它们对用户来说是部分透明的
二：控制和状态寄存器：
1.MAR：存储器地址寄存器，用于存放将被访问的存储单元的地址
2.MDR：存储器数据寄存器，用于存放欲存入存储器中的数据或最近从从存储器中读出的数据
3.PC：程序计数器：存放现行指令的地址，通常具有计数功能。当遇到转移类指针时，PC的值可被修改
4.IR：指令寄存器，存放当前欲执行的指令

（4）会算总线的传输率
例题：设某总线在一个总线周期并行传送8个字节的数据，假设一个总线周期等于一个时钟周期，总线的频率为66MHZ，求总线的带宽为多少B/S？（5.0分）
设总线的频率为66MHZ,则一个时钟周期为1/66MHZ  （1分）总线的传输周期为1/66M（1分）总线的宽度为8个字节，故传输速率为8*66M=528MB/s （3分）

问：变址寻址方式的有效地址（有效操作数/有效数据）是多少？
    基址寻址的有效地址是多少？
    相对寻址方式的有效地址是多少？
    立即数寻址方式的有效地址是多少？
解：(1)基址地址有效地址 = 基址地址 + 指令地址 = 301FH;
                    3000H
                   +  1FH
                -------------
                    301FH
    (2)变址地址有效地址 = 02b0H +1FH = 02cFH;
    (3)相对有效地址 = 3A00H +1FH = 3A1FH;
    (4) 立即数有效地址 = 3A00H;
（https://blog.csdn.net/weixin_40408952/article/details/105628874）
（11）知道RISC和CISC 的区别。
risc和cisc的区别是：1、指令系统：RISC设计者把主要精力放在那些经常使用的指令上，而CISC计算机的指令系统比较丰富。2、存储器操作：RISC对存储器操作有限制，CISC机器的存储器操作指令多；3、程序：RISC汇编语言程序复杂；CISC汇编语言程序编程简单。4、中断：RISC机器在一条指令执行的适当地方可以响应中断；而CISC机器是在一条指令执行结束后响应中断。5、CPU：RISCCPU功耗低；而CISCCPU功耗大。6、设计周期：RISC微处理器结构简单；CISC微处理器结构复杂；7、用户使用：RISC微处理器结构简单，CISC微处理器结构复杂；8、应用范围：RISC机器更适合于专用机；而CISC机器则更适合于通用机。
CISC结构主要优点是：
1.指令丰富，功能强大
2.寻址方式灵活。
3.以微程序控制器为核心，指令存储器与数据存储器共享同一个物理存储空间，性能强大。
CISC结构主要缺点是：
1.指令使用率不均衡。
2.不利于采用先进结构提高性能。
3.结构复杂不利于VLSI(超大规模集成电路)实现。
RISC结构主要优点是：
1.具备结构简单、易于设计
2.指令精简，使用率均衡
3.程序执行效率高
RISC结构主要缺点是：
1.指令数较少，功能不及CISC强大。
2.寻址方式不够灵活。
(12)知道中断的处理过程
请求中断→响应中断→关闭中断→保留断点→中断源识别→保护现场→中断服务子程序→恢复现场→中断返回。
 保护现场，开中断，设备服务，恢复现场，中断返回
1.假设寄存器R中的数值为200，主存地址为200和300的地址单元中存放的内容分别是300和400，如果某操作数寻址方式是利用寄存器R间接寻址，则该寻址方式下，寻找到的操作数是？请注意如果该题改为寄存器寻址，答案是什么？
如果某数采用的是基址寻址，或者变址寻址
1）数的地址等于=基址寄存器（变址寄存器）+指令地址码部分
2）根据此地址访问内存，找到数
如果采用直接寻址或者间接寻址
假设寄存器R中的数值为200，主存地址为200和300的地址单元中存放的内容分别是300和400
一种某单操作数指令，采用的是直接寻址，地址码部分是200，请问操作数是？    
直接寻址，地址码部分是数的地址，所以要访问200单元，数是300
如果间接寻址，地址码部分是数的地址的地址，所以访问200单元，取出数的地址200，再根据200，找到真正的数300
2.如果本题给出一个指令，指令的操作码和地址码，如果知道地址码，如果是直接寻址，如果是间接寻址，如果知道操作数？
寄存器寻址，地址码部分出现的是寄存器的编号
                数在寄存器中。操作数=寄存器内容=200
如果寄存器间接寻址，地址码部分出现的是寄存器的编号，寄存器内容是数的地址。根据此地址访问内存单元，找到数
      操作数=200单元中的内容=300

指令章节：
（1）    程序控制类指令的功能是改变程序执行的顺序
（2）    指令寄存器的位数取决于指令字长
（3）    一地址指令中，为完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常采用隐含寻址
（4）    下列关于CISC/RISC的叙述中，错误的是CISC比RISC的机器能更好的支持高级语言
（5）    四地址指令OP A1 A2 A3 A4的功能为（A1）OP（A2）->（A3），且A4给出下一条指令地址，假设A1，A2，A3，A4都为主存储器地址，则完成下述指令需要访存4次
（6）    RISC思想主要基于的是减少指令的平均执行周期
（7）    机器指令中，有效地址是指操作数逻辑地址中的偏移地址字段
存储器章节
（8）    下列器件中存取速度最快的是寄存器
（9）    主存储器和CPU之间增加cache的目的是解决CPU和主存之间的速度匹配问题
（10）    和辅存相比，主存的特点是容量小，速度快，成本高
（11）    存储单元是指存放一个机器字的所有存储元集合
（12）    某SRAM芯片，其容量为1M*8位，除电源和接地端外，控制端有OE和R/W，该芯片的管脚引出线数目是20
（13）    某存储器容量为32K*16，则其地址线位5根，数据线位6根
（14）    某机字长32为，存储容量为64MB，若按字寻址，它的寻址范围是16M
（15）    EEPROM是指电擦除可编程只读存储器
（16）    在磁盘和磁带两种磁表面存储器中，存取时间与存储单元的物理位置有关，按存储方式分磁盘是部分串行存取，磁带是串行存取
（17）    在对破坏性读出的存储器进行读/写操作时，为维持原信息不变，必须辅以的操作是再生
（18）    某机器的主存储器共32KB，由16片16K*1（内部采用128*128存储阵列）的DRAM芯片字和位同时扩展构成。若采用集中式刷新方式，且刷新周期为2ms，那么所有的存储单元刷新一遍需要128存储周期
（19）    交叉编址的存储器实质是一种模块式存储器，它能并行执行多个独立的读/写操作
（20）    某机器字长为32位，按字节编址，采用小端方式存储数据假定有一个double型变量，其机器数表示为1122 3344 5566 7788H，存放在0000 8040H开始的连续存储单元中，则存储单元0000 8046H中存放的是22H
（21）    一个采用直接映射方式的16KB缓存，假设块长为8个32位的字，则地址为FDA459H的主存单元映射到缓存的第   29 （十进制表示）块内
运算器
（22）    对真值0表示形式唯一的机器数是补码和移码
（23）    若X为负数，则有[X]补求[-X]补是将[X]补连同符号位一起变反，末尾加一
（24）    8位原码能表示的不同数据有255个
（25）    补码定点整数01010101左移两位后的值为01010100
（26）    n为定点整数（有符号）表示的最大值是（2^n-1）-1
（27）    16位补码0X8FA0扩展为32位应该是0XFFFF 8FA0
（28）    若寄存器内容为00000000，若它等于-128，则为移码
（29）    若寄存器内容为1111 1111，若它等于-1，则为补码
（30）    原码的乘法是先取操作数绝对值相乘，符号位单独处理乘积的方式是两个操作数符号相“异或”
（31）    下列说法正确的是定点数运算和浮点数运算都可能产生溢出
（32）    下列关于对阶操作说法正确的是在浮点加减运算的对阶操作中，若阶码增大，则尾数右移
（33）    若浮点数的尾数采用补码表示，则下列1.00010中的尾数是规格化形式
（34）    ALU作为运算器的核心部件，其属于组合逻辑电路
（35）    并行加法器中，每位全和的形成除与本位相加二数数值位有关外，还与低位数送来的进位有关
（36）    在串行进位的并行加法器中，影响加法器运算速度的关键因素是进位传递延迟
（37）    用8片74181和两片74182可组成两级先行进位结构的32位ALU

总线和I/O章节
（1）    在32位总线系统中，若时钟频率为500MHZ，传送一个32位需要5个时钟周期，则该总线的数据传输率是400MB/s
（2）    在统一编址的方式下，区分存储单元和I/O设备是靠 不同的地址码
（3）    同步通讯之所以比异步通信具有较高的传输速率，是因为同步通信不需要应答信号且总线长度较短，同步通信用一个公共的时钟信号进行同步，同步通信中，各部件的存器时间接近等以上各项因素的综合结果
（4）    在DMA方式下，数据从内存传送到外设经过的路径是内存->数据总线->DMAC->外设
（5）    某计算机有4级中段，优先级从高到低为1->2->3->4，若将优先级顺序修改，改后1级中断的屏蔽字为1101，2级中断的屏蔽字为0100，3级中断的屏蔽字为1111，4级中断的屏蔽字为0101，则修改后的优先顺序从高到低为3->1->4->2
（6）    设置中断屏蔽标志可以改变多个中断服务程序执行完的次序
（7）    设置中断排队判优逻辑的目的是使同时提出的请求中的优先级别最高者得到及时响应
（8）    在CPU响应中断时，保护两个关键的硬件状态是PC和PSW
（9）    下列关于中断I/O方式和DMA方式的比较的叙述中，错误的是中断I/O方式下传输数据通过软件完成，DMA方式仅适用于快速外部设备
（10）    以下说法中，错误的是中断向量地址是中断服务程序的入口地址
（11）    在3种集中式总线控制中，独立请求方式响应速度最快；链式请求方式对电路故障最敏感、
（12）    CPU响应DMA请求的条件是当前机器周期执行完
（13）    下列叙述中，程序中断方式有中断请求，DNA方式中没有中断请求是正确的
（14）    在主机和外设的信息传送中，直接存储器存取（DMA）不是一种程序控制方式
（15）    在中断响应周期中，CPU主要的工作是关中断，保护断点，发中断响应并形成向量地址
（16）    若某设备中断请求的响应和处理时间为100ns,每400ns发出一次中断请求，中断响应所允许的最长延迟时间为50ns,则在该设备持续工作过程中,CPU用于该设备的I/O时间占整个CPU时间的百分比至少是25%
大作业
（1）    缓存的地址映射中，若主存块只可映射到缓存内唯一组中任意一块的位置上，称作组相联映射
（2）    采用扩展操作码技术的好处是缩短指令长度
（3）    调整主存的结构，如采用单体多字结构或采用多体结构等，可以提高访存速度
（4）    通道是一个特殊功能的处理器
（5）    立即寻址是数在指令中，常用于给变量和寄存器赋初值
（6）    所有指令的取指令操作都是相同的
（7）    微程序控制器比硬布线控制器（RISC）更加灵活
（8）    系统总线的宽度通常指的是数据总线的位数
（9）    立即寻址是数在指令中，常用于给变量和寄存器赋初值
（10）    多重中断的中断服务程序流程：保护现场，开中断，设备服务，恢复现场，中断返回
（11）    简述中央处理器的基本功能：（1）指令控制，即对程序运行的控制；（2）操作控制，即对指令内操作步骤的控制；（3）数据运算，即对数据进行算术运算和逻辑运算，这是CPU的最基本功能；（4）异常处理和中断处理，如处理运算中的溢出等错误情况以及处理外部设备的服务请求等。 此外，CPU还具有存储管理、总线管理、电源管理等扩展功能。

作业
1.在微程序控制方式中，机器指令和微指令的关系是：每一条机器指令由一段或一个微程序解释执行
2计算机采用不同寻址方式的目的主要是：缩短指令字长，扩大寻址空间，提高编程灵活性
3微程序存放在：只读存储器中
4下列选项中，描述浮点数操作速度指标的是：MFLOPS
5.存储单元是指：存放一个存储字的所有存储元集合
6.DMA方式中，周期窃取是窃取一个：存储周期
7.程序计数器PC在（ ）中：控制器
8、缓存的地址映射中，若主存块只可映射到缓存内唯一组中任意一块的位置上，称作：组相联映射
9、采用扩展操作码技术的好处是：缩短指令长度
10、下列叙述中正确的是：程序中断方式和DMA方式都有中断请求，但目的不同
11.32位的个人计算机，一个字节由8 位二进制数组成。
12.    由0、1代码组成的语言称为机器语言
四地址指令OP A1,A2,A3,A4,（A1）OP(A2)->A3,A4为下一条指令的地址。为了减少指令中操作码的个数，少访问存储器，用（寄存器 PC或者程序计数器）代替指令中A4
13.    总线按照数据传输的位数有串行和并行两种方式，常用的USB是（串行）总线
14.设指令的OP是4位，采用定长操作码，指令系统有零地址、一地址、二地址三种。其中一地址指令M条，二地址N条，则零地址最多有（16-M-N）条
15.双符号位变形补码的加减运算，当（两个双符号位不同）时，表示溢出
某计算机共有125条指令，采用一地址格式，则指令字需取（22）位才能直接寻址32K个存储单元，一地址指令，125条，op需要7位
直接寻址，需要给出数的地址，共32k单元，32K为2的15次方，所以共需要7+15=22
16.系统总线的宽度通常指的是（数据）总线的位数
17.系统总线的宽度通常指的是（执行指令）总线的位数
18.设D为指令字中的形式地址部分，D=EFH，(D)=4088，如果采用一次间接寻址方式，其有效地址是（4088 )
19.RISC的控制器是微程序控制器×
20.中断向量地址是中断服务程序的入口地址×
21.奇偶校验可以校验奇数个位的出错,并能确定出错的位置×
22.存储单元是存放一位二进制信息的存贮元×
23.调整主存的结构，如采用单体多字结构或采用多体结构等，可以提高访存速度√
24.通道是一个特殊功能的处理器√
25.立即寻址是数在指令中，常用于给变量和寄存器赋初值√
26.所有指令的取指令操作都是相同的。√
27.微程序控制器比硬布线控制器更加灵活√
14.    采用变形补码进行加减运算可以避免溢出×
29.在程序中断方式中，磁盘申请中断的优先权高于打印机。如果CPU正在执行打印机的中断服务程序，此时磁盘请求中断，结合此情况写出多重中断的中断服务程序流程：保护现场，开中断，设备服务，恢复现场，中断返回
15.    假设主存容量为512KB，Cache容量为4KB，每个字块为16个字，每个字32位。（1）Cache地址有多少位？可容纳多少块？（2）主存地址有多少位？可容纳多少块：1）Cache容量4KB（2的12次方=4K）所以Cache地址12位 。每个字块16个字，每字32位，即每个字块为64B，4KB/64B=64块。（2）主存容量512KB（512K=2的19次方），所以主存地址19位。每个字块16个字，每字32位，即每个字块为64B，512KB/64B=8192块。
16.    设某总线在一个总线周期并行传送8个字节的数据，假设一个总线周期等于一个时钟周期，总线的频率为66MHZ，求总线的带宽为多少B/S：设总线的频率为66MHZ,则一个时钟周期为1/66MHZ ，总线的传输周期为1/66M，总线的宽度为8个字节，故传输速率为8*66M=528MB/s
17.    简述中央处理器的基本功能：(1)指令控制，即对程序运行的控制;(2) 操作控制，即对指令内操作步骤的控制；（3）数据运算，即对数据进行算术运算和逻辑运算，这是CPU的最基本功能；（4）异常处理和中断处理，如处理运算中的溢出等错误情况以及处理外部设备的服务请求等。 此外，CPU还具有存储管理、总线管理、电源管理等扩展功能。
18.    设CPU共有16根地址线，8根数据线。现有下列存储芯片：1K×4位RAM，2K×8位RAM，8K×8位RAM,16K×1位RAM，4K×4位RAM；2K×8位ROM，8K×8位ROM，4K×8位ROM以及74138译码器和各种门电路。要求：
（1）主存地址空间分配：0000H-1FFFH为系统程序区；最大4K地址空间为用户程序
（2）（2）写出二进制地址码，并合理选用上述存储芯片，说明各选几片。
 （3）需要哪几位地址作为芯片的选择（即作为74138译码器输出端）
（1）CPU有16根地址线，所以存储空间是2的16次方，即最大寻址空间64K个单元，8根数据线，即每个单元是8位，所以CPU的寻址空间为64K*8（2分）
系统程序区：0000-1FFF  0000H-1FFFH 共1FFF-0+1=2000H=0010 0000 0000 0000=2的13次方，所以需要8K个单元，CPU是8位，所以需要8K*8的ROM芯片。
地址范围0000 0000 0000 0000-0001 1111 1111 1111（16根地址线全部要用完）
（2）根据提供的芯片 选择2片4K×8位ROM，也可以选择1个8K*8的ROM 芯片
最大4K是用户程序区，需要RAM 芯片2片4K×4位RAM 这两个芯片是位扩展，地址范围都是一样（1分），即60k-64k-1，地址范围为1111 0000 0000 0000-1111 1111 1111 1111，即F000-FFFFH(2分)
（3）RAM都是4K个单元，所以需要12根地址线（A0-A11）连接RAM芯片（1分），剩余16-12=4根地址线.  ROM芯片8K单元，需要13根地址线（A0-A12）连接芯片ROM(1分)。所以用高3位地址线可以作为译码器的输入信号。用一个输出配合A12的非门输出控制两个RAM的片选端。3：8译码器另一个输出连8K*8的ROM 芯片。（2分）
简述risc与cisc的区别
SISC特点: (1)具有大量的指令和寻址方式; (2)指令长度不固定,执行需要多个周期; (3)寄存器的使用多数是特的。 RISC(Reduced Instruction Set Computer)
 
特点是所有指令的格式都是一致的,所有指令的指令周期也是相同的,并且采用流水线技术主要特点如下: (1)通过简单指令的组合实现较复杂的操作; (2)指令长度固定确保数据通道快速执行每一条指令; (3)使CPU硬件结构设计变得更为简单

（1）    会算数补码的左移和右移
若符号位为0，则反码与原码与补码相同，为1，则数值位全部取反为反码，负数补码=反码末尾+1（考虑进位）
例如：原 1，0010011；
反 1，1101100；
补 1，1101101
移码：补码的基础上将符号位取反
         移 0，1101101
由补码快速求相反数补码的方法：符号位，数值位全部取反，末尾+1
原码算数移位：符号位保持不变，仅对数值位进行移位。右移：高位补零，低位舍弃。左移：低位补零，高位舍弃。
反码算数移位：正数与原码相同。负数的反码右移：高位补1，低位舍弃。左移：低位补1，高位舍弃。
补码的算数移位：正数与原码相同。负数补码：反码末尾+1。右移同反码，左移同原码。规律：负数补码中，最右边的1及其右边同原码，最右边的1的左边同反码。

（2）    已知内存的容量和cache的容量，能够知道地址多少位，有几部分，每部分的含义

例题：假设主存容量为512KB，Cache容量为4KB，每个字块为16个字，每个字32位。（1）Cache地址有多少位？可容纳多少块？（2）主存地址有多少位？可容纳多少块？（5.0分）
正确答案：
1）Cache容量4KB（2的12次方=4K）所以Cache地址12位     （1分）      
 每个字块16个字，每字32位，即每个字块为64B，4KB/64B=64块。（1.5分）
（2）主存容量512KB（512K=2的19次方），所以主存地址19位  （1分）     
   每个字块16个字，每字32位，即每个字块为64B，512KB/64B=8192块。（1分）（3）知道CPU内部寄存器 的功能。
一：用户可见寄存器：
1.通用寄存器：可用于存放操作数，也可用于满足某种寻址方式所需的寄存器
2.数据寄存器：数据寄存器主要用来保存操作数和运算结果等信息，从而节省读取操作数所需占用bai总线和访问存储器的时间。
3. 地址寄存器： 它们主要用于存放存储单元在段内的偏移量，用它们可实现多种存储器操作数的寻址方式，为以不同的地址形式访问存储单元提供方便。变址寄存器不可分割成8位寄存器。作为通用寄存器，也可存储算术逻辑运算的操作数和运算结果。它们可作一般的存储器指针使用。在字符串操作指令的执行过程中，对它们有特定的要求，而且还具有特殊的功能。
4.条件码寄存器：用于存放条件码，它们对用户来说是部分透明的
二：控制和状态寄存器：
1.    MAR：存储器地址寄存器，用于存放将被访问的存储单元的地址
2.    MDR：存储器数据寄存器，用于存放欲存入存储器中的数据或最近从从存储器中读出的数据
3.    PC：程序计数器：存放现行指令的地址，通常具有计数功能。当遇到转移类指针时，PC的值可被修改
4.    IR：指令寄存器，存放当前欲执行的指令

（4）会算总线的传输率
例题：设某总线在一个总线周期并行传送8个字节的数据，假设一个总线周期等于一个时钟周期，总线的频率为66MHZ，求总线的带宽为多少B/S？（5.0分）
设总线的频率为66MHZ,则一个时钟周期为1/66MHZ  （1分）总线的传输周期为1/66M（1分）总线的宽度为8个字节，故传输速率为8*66M=528MB/s （3分）

（5）会根据中断处理顺序，写个中断源的屏蔽字。
 
 
（6）给出一个数的真值，会求补码，并计算加减（略）
 
（7）能够写成给定浮点数的机器数（阶码和尾数两部分在不同的编码（双补码，双原码，移码加补码情况下）
 
 
（8）根据主频,指令周期和CPU周期关系的情况下，计算MIPS并进行分析。（例题）
MIPS=指令数/（执行时间*1000000）
MIPS=主频/(CPI*1000000)
 
（9）给定芯片，组成一个存储器。知道需要几片，什么扩展，知道每个芯片的地址范围
 
（10）给出机器指令，寻址方式，能够分析出指令中操作数的有效地址。
例题：基址寄存器的内容是3000H，变址寄存器的内容是02b0H,指令地址为1FH（形式地址），当前正在执行的指令地址为3A00H。
问：变址寻址方式的有效地址（有效操作数/有效数据）是多少？
    基址寻址的有效地址是多少？
    相对寻址方式的有效地址是多少？
    立即数寻址方式的有效地址是多少？
解：(1)基址地址有效地址 = 基址地址 + 指令地址 = 301FH;
                    3000H
                   +  1FH
                -------------
                    301FH
    (2)变址地址有效地址 = 02b0H +1FH = 02cFH;
    (3)相对有效地址 = 3A00H +1FH = 3A1FH;
    (4) 立即数有效地址 = 3A00H;
（https://blog.csdn.net/weixin_40408952/article/details/105628874）
（11）知道RISC和CISC 的区别。
risc和cisc的区别是：1、指令系统：RISC设计者把主要精力放在那些经常使用的指令上，而CISC计算机的指令系统比较丰富。2、存储器操作：RISC对存储器操作有限制，CISC机器的存储器操作指令多；3、程序：RISC汇编语言程序复杂；CISC汇编语言程序编程简单。4、中断：RISC机器在一条指令执行的适当地方可以响应中断；而CISC机器是在一条指令执行结束后响应中断。5、CPU：RISCCPU功耗低；而CISCCPU功耗大。6、设计周期：RISC微处理器结构简单；CISC微处理器结构复杂；7、用户使用：RISC微处理器结构简单，CISC微处理器结构复杂；8、应用范围：RISC机器更适合于专用机；而CISC机器则更适合于通用机。
CISC结构主要优点是：
1.指令丰富，功能强大
2.寻址方式灵活。
3.以微程序控制器为核心，指令存储器与数据存储器共享同一个物理存储空间，性能强大。
CISC结构主要缺点是：
1.指令使用率不均衡。
2.不利于采用先进结构提高性能。
3.结构复杂不利于VLSI(超大规模集成电路)实现。
RISC结构主要优点是：
1.具备结构简单、易于设计
2.指令精简，使用率均衡
3.程序执行效率高
RISC结构主要缺点是：
1.指令数较少，功能不及CISC强大。
2.寻址方式不够灵活。
(12)知道中断的处理过程
请求中断→响应中断→关闭中断→保留断点→中断源识别→保护现场→中断服务子程序→恢复现场→中断返回。
  保护现场，开中断，设备服务，恢复现场，中断返回
1.    假设寄存器R中的数值为200，主存地址为200和300的地址单元中存放的内容分别是300和400，如果某操作数寻址方式是利用寄存器R间接寻址，则该寻址方式下，寻找到的操作数是？请注意如果该题改为寄存器寻址，答案是什么？
如果某数采用的是基址寻址，或者变址寻址
1）数的地址等于=基址寄存器（变址寄存器）+指令地址码部分
2）根据此地址访问内存，找到数
如果采用直接寻址或者间接寻址
假设寄存器R中的数值为200，主存地址为200和300的地址单元中存放的内容分别是300和400
一种某单操作数指令，采用的是直接寻址，地址码部分是200，请问操作数是？    
直接寻址，地址码部分是数的地址，所以要访问200单元，数是300
如果间接寻址，地址码部分是数的地址的地址，所以访问200单元，取出数的地址200，再根据200，找到真正的数300
2.    如果本题给出一个指令，指令的操作码和地址码，如果知道地址码，如果是直接寻址，如果是间接寻址，如果知道操作数？
寄存器寻址，地址码部分出现的是寄存器的编号
                数在寄存器中。操作数=寄存器内容=200
如果寄存器间接寻址，地址码部分出现的是寄存器的编号，寄存器内容是数的地址。根据此地址访问内存单元，找到数
      操作数=200单元中的内容=300

计算机组成原理复习题
一、填空题（每题1分，共10分）
1、组成计算机硬件的基本部件有控制器、存储器和运算器、输入输出设备。 
2、计算机语言一般分成:高级语言、机器语言和 汇编语言
3、相联存储器是按内容指定方式进行寻址的存储器。
4、SRAM是静态随机存储器，DRAM是动态随机存储器，其中(SRAM还是DRAM?)_ DRAM 需要刷新。
5、在多级存储体系中，Cache存储器的主要功能是 匹配CPU和主存之间的速度   
6、DMA控制器与CPU分时使用内存的方法通常有三种: 停止CPU访问主存，周期挪用和  DMA和CPU交替访问
7、微指令格式分为水平型微指令和垂直型微指令，其中，前者的并
行操作能力比后者强。
8、按照总线仲裁电路的位置不同，可分为集中式仲裁和分布式仲裁。
9、设X=-0.1011,则[X]补为1.0101
10、码值80H:若表示真值0，则为移码 ;若表示真值一128，则为补码。
11、冯.诺依曼计算机工作的基本方式的特点是(B)。
A多指令流单数据流
B技地址访问并顺序执行指令
C堆栈操作
D存贮器按内容选择地址
12在机器数(B)中，零的表示形式是唯一的。
A原码
B补码
C移码
D反码
13某DRAM芯片，其存储容量为512×8位，该芯片的地址线和数据线的数目是(D)。
A 8,512
B 512，8
C  18，8
D  19,8
14寄存器间接寻址方式中，操作数在(B)。
A通用寄存器  B主存单元
C程序计数器  D堆栈
15完整的计算机系统由(C)组成。
A主机和外部设备
B运算器、控制器和存储器
C硬件系统和软件系统  D系统程序和应用程序
16 主机和外设传输数据时，采用(C)方式对CPU的打扰最少。
A程序中断方式  B通道
C程序查询方式  D DMA方式
17某Cache被分成256块(块号从0~255)， 每个主存块只与唯一Cache块相对应，主存第N块映射到Cache的块号为Nmod256,这种映射方法是(C )。  
A全相联映射  B组相联映射  C直接映射  D块映射
18下列叙述中，不能反映RISC特征的是(B)。 
A设置了大量的寄存器
B使用微程序控制器
C执行每条指令需要的机器周期的平均数小于2 
D简单的指令系统
19微程序控制器速度比硬布线控制器速度慢，其原因增加了从(C)读取微指令的时间。
A主存储器  B指令寄存器  C控制存储器  D cache存储器  
20 CPU响应中断的时间是(D)。
A中断源提出请求B 取指周期结束C 总线周期结束  D执行周期结束

二、名词解释（每个4分，共20分）
1、移码
移码又称为增码或偏码。移码就是在真值X上增加一个常数，这个常数被称为偏置值。相当于真值X在数轴上偏移了若干个单位。表示为[X]移=偏置值+X。偏置值一般为2^n。
2、RISC
RISC即精简指令集，是计算机中央处理器的一种设计模式，这种设计思路对指令数目和寻址方式都做了精简，使其实现更容易，指令并行执行程度更好，编译器的效率更高。
3.微命令
控制部件通过控制线向执行部件发出各种控制命令。
4、I/O interface
I/O接口通常是指主机与I/O设备之间设置的一个硬件电路。
5、指令系统
各种指令的集合称为指令系统，它决定了计算机硬件的基本功能。
一台计算机可分为两个部件：控制部件和执行部件；其中控制器为控制部件，而其他的运算器、存储器、外围输入输出设备相对于控制器来说就是执行部件。

三、简答题:(每题5分，共25分) 
1、RISC机器具有什么优点，试简单论述。
(1)充分利用VLSI芯片的面积。(2)提高计算机运算速度。(3)便于设计，可降低成本，提高可靠性。(4)有效支持高级语言程序。
2、cache的替换算法是什么?常用的算法有哪些?
Cache替换算法是影响缓存系统性能的一个重要因素，一个好的Cache替换算法会适应各种不同的应用场景，产生较高的命中率。常见的cache替换算法有以下几种：LRU，MRU，LRU & MRU的实现，Pseudo LRU，BIP，DIP
3、Please describe the basic functio of controller(8分）
1）从主存中取出指令和指出下一条指令的地址。2）进行指令译码、测试，产生对应的控制信号。3）指挥并控制 CPU、主存、I/O之间的数据流。
4、简述一下中断响应的条件。
①有中断请求信号发生且该中断请求未被屏蔽                           
②CPU处于开中断状态
③没有更重要的事要处理（没有优先级更高的中断请求或工作）
④CPU刚刚执行的指令不是停机指令
⑤在一条指令结束时响应                    
5、计算机中的存储系统通常采用高速缓存(Cache);其中Cache和主存之间的映射关系有哪三种?这三种映射中哪种映射实现所需要硬件电路最少?它的缺点是什么?
直接映射，全相联映射，组相联映射，其中直接映射所需电路最少，但是操作过程中Cache与主存数据替换过程中冲突率最高，是它的缺点。

四，综合题: (共35分)
1、一台机器的指令系统有哪几类典型指令?列出其名称。(6分)
算术运算指令、逻辑运算指令、移位操作指令、数据传送指令、堆栈及堆栈操作指令、字符串处理指令、输入输出(I/O)指令、其他指令
2、求十进制数-123的原码表示，反码表示，补码表示和移码表示(用8位二进制表示，并设最高位为符号位，真值为7位)。 (6分)
123的原码是：01111011，
把符号位置1，即是-123的原码：11111011，其反码=00000100，补码=反码+1=00000101，移码=10000101
3、现有SRAM芯片容量为2K×4位，试用此芯片组成8K×8位的存储器。(7分)  
、共需要多少这样的芯片?
(2)、要访问此存储器至少需要多少条地址线?其中片内寻址需几条?
(3)画出连线图
(8k x 8) / (2k x 4)=8片
2）8K=8×2^10B=2^13【多少条地址线?看的是存储器多少k】
∴13条
13根，片间2根【8k÷2k=4=2^2,幂是2，所以 2根】
∴片内11根（13-2）【找最小单元，即芯片容量，2k=2^11，所以是11】
5、PU内部采用非总线结构，请写出取指周期的全部微操作(即把存储在存储器中的指令取到指令寄存器IR中的全部微操作)。相关部件有PC(程序计数器)、IR(指令寄存器)、MAR(存储器地址寄存器)、MDR(存储器数据寄存器)、M(存储器)、CU（控制单元)及R(读）W(写)等控制信号。(9分)
顺序微操作
(1)（PC-1）→PC     
(2)PC→MAR
(3)1→R
(4)M(MAR)→MDR
(5)MDR→IR
(6)OP(IR)→CU
一、填空题（每题1分，共10分）
1.设x=-0.1011则[x]补为 1.0101 
 RISC的中文含义是_精简指令集  ，CISC的中文含义是复杂指令计算机
对动态存储器的刷新有两种方式它们是集中式   和分散式     
 冯.诺依曼计算机在硬件上是由运算器， 控制器 ，  存储器 ，输入设备和输出设备五大部分构成，
5、存储器主要用来存放  程序  和 数据  
6、操作数在寄存器中的寻址方式是 寄存器寻址     
7、半导体SRAM靠触发器存储信息，半导体DRAM靠  电容   存储信息。
8.机器指令往往由 操作码 和  操作数 两部分组成。
9、CPU存取出一条指令并执行该指令的时间叫指令周期它通常包含若干个  机器周期 ,而后者又包含若干个 时钟周期    
指令的寻址方式有顺序寻址方式和跳跃寻址方式两种。
二、选择题（每题1分，共10分）
11.设机器字长为64位，存储容量为128MB，若按字编址，它的寻址范围是(B )。
A 16MB
B.16M
C.64M
D.32M
12.存放欲执行指令的寄存器是(D )。
A MAR
B.PC
C MDR
D.IR
13.计算机中(B ) 负责指令译码。
A.算术逻辑单元  B.控制单元
C.存储器译码电路  D.输出译码电路
14.在下列机器数(B )中，零的表示形式是唯一的。
A.原码
B.补码
C.反码
D.原码和反码
15.计算机中表示地址时，采用(D )。
A.原码
B.反码
C.补码
D.无符号数
16.DMA方式的接口电路中有程序中断部件，其作用是(A )。
A通知CPU本数据块传输结束  B.向CPU提出总线使用权
C.实现数据传送
D.发中断请求
17.零地址指令的操作数一般隐含在(C) 中。
A.磁盘
B.磁带
C.寄存器
D.光盘
18.变址寻址方式中，操作数的有效地址是(C )。
A.基址寄存器内容加上形式地址  B.程序计数器内容加上形式地址  C.变址寄存器内容加上形式地址  D.以上都不对。
19.所谓三总线结构的计算机是指( B )。
A.地址线、数据线和控制线三组传输线。
B. IO总线、主存总统和DMA总线三组传输线;
C. IO总线、主存总线和系统总线三组传输线;
D.设备总线、主存总线和控制总线三组传输线。
20.设置中断屏蔽字可以动态地改变(C ) 优先级。
A.中断查询  B.中断响应  C.中断处理  D.中断返回

三、名词解释:(每题4分，共20分)  
1.指令周期
取出一条指令并执行这条指令的时间。
2、ALU
运算器又称之为算术逻辑单元。运算器的主要任务是执行各种算术运算和逻辑运算。
3、间接寻址
地址码部分的形式地址字段指向的内存地址中的内容是操作数的有效地址
4.流水线中的多发技术
为了提高流水线的性能，设法在一个时钟周期（机器主频的倒数）内产生更多条指令的结果，这就是流水线中的多发技术 。
5.Register
寄存器是中央处理器内的组成部分。寄存器是有限存贮容量的高速存贮部件，它们可用来暂存指令、数据和位址。

四、简答题（每题5分，共25分）
1、Cache与主存之间的地址映像方法有哪几种？各有何特点?
地址映射方式有全相联映象方式、直接映象方式，组相联映象方式和段相联映象四种。 
全相连映像：主存的块调入 Cache 中的位置不受限制，所以冲突率最低，空间利用率高
直接映像：地址变换很简单，访问速度快，硬件简单。
组相连映像：块的冲突概率比较低、块的利用率大幅度提高、块失效率明显降低
段相联映像：组间全相联，组内直接映象。
2、DRAM存储器为什么要制新?有哪几种常用的刷新方法?
DRAM就是动态随机存取存储器，动态随机存取存储器需要刷新是因为DRAM存储信息的特殊性。DRAM是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究是有泄漏的，电荷数又不能像SRAM存储元那样由电源经负载管来补充，时间一长，信息就会丢失。为此必须设法由外界按一定规律给栅极充电，按需要补给栅极电容的信息电荷，此过程叫刷新。因此，DRAM需要刷新。
常用的刷新方法：集中刷新，分散刷新，异步刷新
3、CPU中有哪些主要寄存器?简述这些寄存器的功能。
地址寄存器AR：存放将被访问的存储单元的地址；
数据寄存器DR：存放欲存入存储器中的数据或最近从存储器中读出的数据；
指令寄存器IR：存放从存储器中取出的待执行的指令。
程序计数器PC：存放正在执行的指令的地址或接着将要执行的下一条指令的地址。
累加寄存器AC：为ALU提供一个工作区，暂时保存一个操作数或运算结果。
状态字寄存器PSW：用来表征当前运算的状态及程序的工作方式。
4、什么是RISC？RISC指令系统的特点是什么?
RISC就是精简指令集，是计算机中央处理器的一种设计模式。
特点是：(1)     选取使用频度较高的一些简单指令以及一些很有用但又不复杂的指令，让复杂指令的功能由频度高的简单指令的组合来实现。
(2)     指令长度固定，指令格式种类少，寻址方式种类少。
(3)     只有取数/存数指令访问存储器，其余指令的操作都在寄存器内完成。
(4)     CPU中有多个通用寄存器。
(5)     采用流水线技术，大部分指令在一个时钟周期内完成。采用超标量和超流水线技术，可使每条指令的平均执行时间小于一个时钟周期。
(6)     控制器采用组合逻辑控制，不用微程序控制。
(7)     采用优化的编译程序。

5、Please descibe the procedure of interrupt pocessing
中断请求：中断源向CPU发出中断请求
（2）中断响应
（3）保护断点和现场：以便在中断服务程序执行后正确的返回主程序。
（4）中断处理
（5）中断返回

4、I/O设备数据传送控制方式有哪些?并简单介绍各种控制方式。(7分)
直接程序控制方式    由用户进程直接控制主存或 CPU 和外围设备之间的信息传送。直接程序控制方式又称为询问方式，或忙/等待方式。通过 I/O 指令或询问指令测试 I/O 设备的忙/闲标志位，决定主存与外围设备之间是否交换一个字符或一个字。
中断驱动控制方式   为了减少程序直接控制方式下 CPU 的等待时间以及提高系统的并行程度，系统引入了中断机制。中断机制引入后，外围设备仅当操作正常结束或异常结束时才向 CPU 发出中断请求。在 I/O 设备输入每个数据的过程中，由于无需 CPU 的干预，一定程度上实现了 CPU 与 I/O设备的并行工作。仅当输入或输出完一个数据时，才需 CPU 花费极短的时间做中断处理。
直接存储器访问控制方式又称 DMA方式。   为了进一步减少 CPU 对 I/O 操作的干预，防止因并行操作设备过多使 CPU 来不及处理或因速度不匹配而造成的数据丢失现象，引入了 DMA 控制方式。在 DMA 控制器的控制下，采用窃取或挪用总线控制权，在设备和主存之间开辟直接数据交换通道，成批地交换数据，而不必让 CPU 干预。
（4）通道控制方式   通道，独立于 CPU 的专门负责输入输出控制的处理机，它控制设备与内存直接进行数据交换。有自己的通道指令，这些指令由 CPU 启动，并在操作结束时向 CPU 发出中断信号。
5、在计算机中实现乘法运算一般课用软件、硬件(组合逻辑)和微码控制三种方式，请简述。
(9分)
1) 实现上述三种方法的基本原理。(4分)
2) 各种方法实现时所需配置的硬件设备。(4分)
3)各种方法速度比较。 (1分)
（1）、软件实现乘法是用加法指令、移位指令、判断转移指令来实现的；硬件是采用专用的阵列乘法器来实现的；微码控制是用微程序来实现乘法步骤的判断相加、移位过程。
（2）、软件实现乘法需要CPU支持加法指令、移位指令、判断转移指令即可，所需硬件最少；硬件实现乘法需要专用的加法器，而且所需的这种器件比较多；微码控制只需要在微控存中加入相应的微程序段即可，这样只要适当增加控存ROM的大小就可以实现。
（3）、硬件实现的速度最快，微码次之，软件实现最慢

变量的数据类型是可以转换的。转换的方法有两种，一种是自动转换，一种是强制转换。
1） 自动转换：在不同类型数据的混合运算中，由系统自动实现转换，由少字节类型向多字节类型转换。不同类型的量相互赋值时也由系统自动进行转换，把赋值号右边的类型转换为左边的类型。
2） 强制转换：由强制转换运算符完成转换
1 自动转换
自动转换发生在不同数据类型的变量混合运算时，由编译系统自动完成。类型自动转换的规则如下：
在这里插入图片描述
1）若参与运算量的类型不同，则先转换成同一类型，然后进行运算；
2) 转换按数据长度增加的方向进行，以保证精度不降低。如 int 型和 long 型运算时，先把 int 量转成 long
型后再进行运算。
3) 所有的浮点运算都是以双精度进行的，即使仅含 float 单精度量运算的表达式，也要先转换成 double
型，再作运算。
4) char 型和 short 型参与运算时，必须先转换成 int 型。
5) 在赋值运算中，赋值号两边量的数据类型不同时，赋值号右边量的类型将转换为左边量的类型。如果右边量的数据类型长度左边长时，将丢失一部分数据，这样会降低精度，丢失的部分按四舍五入向前舍入。
2 强制类型转换
强制类型转换是通过类型转换运算来实现的。
其一般形式为：(类型说明符) (表达式)
其功能是把表达式的运算结果强制转换成类型说明符所表示的类型。
在使用强制转换时应注意以下问题：
1） 类型说明符和表达式都必须加括号(单个变量可以不加括号)，如把(int)(x+y)写成(int)x+y 则成了把 x转换成 int 型之后再与 y 相加了。
2） 无论是强制转换或是自动转换，都只是为了本次运算的需要而对变量的数据长度进行的临时性转换，而不改变数据说明时对该变量定义的类型。

CPU响应中断需要以下条件：

1、中断源如何向CPU表达中断请求

一般是设置中断请求触发器，在需要CPU服务时，将中断请求触发器置位，其1端或0端输出的跳变作为中断请求信号。显然中断源可以随时提出中断请求。

2、中断请求何种情况下才可能得到CPU响应

一个中断请求在同时具备下列两个条件时，才有可能得到CPU响应：

①该中断源未被屏蔽；

②该中断请求在当前所有中断请求中级别最高。

3、CPU何时响应中断

CPU在同时满足下列两个条件时，响应中断：

①IF=1(对非屏蔽中断，没有此项要求)；

②现行指令执行完。

CPU在每一个指令周期的最后一个总线周期的最后一个时钟周期的开始采样中断请求输入线，若有中断请求，则下一步不进入取指令周期，而进入中断响应周期，如图所示。对于8086系列CPU，中断响应周期为两个。

刷新周期
（1）集中式刷新
指在规定的一个刷新周期内，对所有存储单元集中一段时间逐行进行刷新。（一般是刷新周期的最后一段时间）
例如：对64*64的矩阵刷新，存取周期是0.5us，刷新周期为2ms（占4000个存取周期）。
则集中刷新共需0.5*64=32us（占64个存取周期），在这段时间内存只用来刷新，阻塞一切存取操作，其余3936个存取周期用来读/写或维持信息。
这64个存取周期称为“死时间”，所占的比率64/4000*100%=1.6%称为死时间率。
这种方式的优点是速度高，缺点是死时间长。
（2）分散式刷新
指对每行存储单元的刷新分散到每个存取周期内完成。其中，把机器的存取周期分成两段，前半段用来读/写或维持信息，后半段用来刷新。
例如：对64*64的矩阵刷新，存取周期是0.5us，则读写周为0.5us。
刷新周期为：64*1us=64us。<2ms ， 在2ms丢失电荷前就会及时补充。
优点是没有死时间了，缺点是速度慢。
（3）异步式刷新
指不规定一个固定的刷新周期，将每一行分来来看，只要在2ms内对这一行刷新一遍就行。
例如：对64*64的矩阵刷新，存取周期为0.5us。
要使每行能在2ms内刷新一次，即每隔 （2ms/64） 刷新一行，也就是对这一行来说，下一次对它进行刷新的间隔，期间要经过64次内存刷新周期才又轮得到它。
每行刷新的时间仍为0.5us，刷新一行只停止一个存取周期，但对每行来说，刷新间隔在2ms以内，死时间缩短为0.5us。

各章节知识点
第一章
冯诺依曼计算机的各个部分组成及功能
1、运算器：计算机中执行各种算术和逻辑运算操作的部件。运算器的基本操作包括加、减、乘、除四则运算，与、或、非、异或等逻辑操作，以及移位、比较和传送等操作，亦称算术逻辑部件（ALU）；
2、控制器：由程序计数器、指令寄存器、指令译码器、时序产生器和操作控制器组成，它是发布命令的“决策机构”，即完成协调和指挥整个计算机系统的操作。运算器和控制器统称中央处理器，也叫做CPU。中央处理器是电脑的心脏；
3、存储器：存储器分为内存和外存。内存是电脑的记忆部件，用于存放电脑运行中的原始数据、中间结果以及指示电脑工作的程序。外存就像笔记本一样，用来存放一些需要长期保存的程序或数据，断电后也不会丢失，容量比较大，但存取速度慢。当电脑要执行外存里的程序，处理外存中的数据时，需要先把外存里的数据读入内存，然后中央处理器才能进行处理。外存储器包括硬盘、光盘和优盘；
4、输入设备：输入设备是向计算机输入数据和信息的设备。是计算机与用户或其他设备通信的桥梁。输入设备是用户和计算机系统之间进行信息交换的主要装置之一。键盘，鼠标，摄像头，扫描仪，光笔等都属于输入设备。
5、输出设备：是计算机硬件系统的终端设备，用于接收计算机数据的输出显示、打印、声音、控制外围设备操作等。也是把各种计算结果数据或信息以数字、字符、图像、声音等形式表现出来。常见的输出设备有显示器、打印机等。
2、名词 CPU 、I/O、主机、主存、PC、机器字长  、存储容量、存储字、存储字长、指令字长 ACC  IR  MAR  MDA  、MIPS 、CPI (答案在第一章和后续存储器，控制器章节
CPU:中央处理器，是计算机的核心部件，由运算器和控制器构成。具有数据处理，加工，中断和异常处理的功能
微处理器的出现得益于集成电路的发展，将控制器和运算器集成在一个芯片上，称为中央处理器（CPU）。CPU 从逻辑上可以分为 3 个模块：控制单元、运算单元和存储单元，这三部分由 CPU 的片内总线连接起来。
I/O:输入设备 
输入设备用来向计算机输入程序和原始数据。可分为字符输入设备、图形输入设备和语 
音输入设备等，常用的输入设备有键盘、鼠标、扫描仪、光笔等。 
输出设备
输出设备用来输出计算机的处理结果及程序，处理结果可以是数据、字符、表格、图形 
等，常用的输出设备有显示器、打印机、绘图仪等。
主机:主机是指计算机除去输入输出设备以外的主要机体部分。主机中包含了除外围设备外所有的电路部件，是一个能够独立工作的系统
主存：主存也叫内存。内存(Memory)也被称为内存储器，其作用是用于暂时存放CPU中的运算数据，以及与硬盘等外部存储器交换的数据。一般采用半导体存储器件实现，速度较高、成本高且当电源断开时存储器的内容会丢失。
PC：程序计数器，用于存放下一条指令的地址，用于取指令并自动计数。
机器字长：是指计算机进行一次整数运算所能处理的二进制数据的位数(整数运算即定点整数运算)，即CPU一次能处理的数据的位数。
存储容量：存储容量是指存储器可以容纳的二进制信息量，用存储器中存储地址寄存器MAR的编址数与存储字位数的乘积表示。
存储字：存储字是指存放在一个存储单元中的二进制代码组合
存储字长：存储器一次存取操作的最大位数。
指令字长：指令字长是指机器指令中二进制代码的总位数。指令字长取决于从操作码的长度、操作数地址的长度和操作数地址的个数。不同的指令的字长是不同的。
ACC：累加器，存放操作数和结果
IR：指令寄存器，分析指令，用于保存当前正在执行的指令。
MAR：存储器地址寄存器，存放存储单元地址。
MDA  、MIPS 、CPI 
计算机如何区分程序和数据？
1、通过不同的时间段来区分指令和数据，即在取指令阶段（或取指微程序）取出的为指令，在执行指令阶段（或相应微程序）取出的即为数据。
2、通过地址来源区分，由PC提供存储单元地址的取出的是指令，由指令地址码部分提供存储单元地址的取出的是操作数。

第三章
总线概念？
总线是连接多个部件的信息传输线，是各部件共享的传输介质。
为什么设置多总线？常用总线有，简述
简化了系统结构，便于系统设计制造；
② 大大减少了连线数目，便于布线，减小体积，
提高系统的可靠性；
③ 便于接口设计，所有与总线连接的设备均采
用类似的接口；
④ 便于系统的扩充、更新与灵活配置，易于实
现系统的模块化；

常用总线：
  片内总线、系统总线、通信总线

系统总线分类和各自的功能特点
数据总线：双向，与储存字长、机器字长有关，用来传输各功能部件之间的数据信息
地址总线：单向，与存储地址、I/O地址有关，用来指出目的数据在主存单元的地址。
控制总线：输入、输出，用来传送控制信号和时序信号。

总线宽度、总线带宽的计算、为什么总线复用
总线宽度：通常是指数据总线的根数，用bit表示
总线带宽：总线的数据的数据传输速率，即单位时间内总线上传输数据的位数，通常用每秒输出信息的字节数来衡量，单位可用MBps表示。例如：总线工作频率是33MHz，总线宽度为32位（4B），则总线带宽为 33 * （32/8）=132MBps

总线复用：一条信号线上分时传送两种信号。通常地址总线与数据总线在物理上是分开的两种总线，地址总线传输地址码，数据总线传输数据信息。
为了提高总线的利用率，优化设计，特将地址总线和数据总线共用一组物理线路，在这组物理线路上分时传输地址信号和数据信号，即为总线的多路复用。

总线为什么要判优，集中总裁的三种方式的特点和优缺点
为了解决多个部件同时申请总线时的使用权分配问题；
常见的集中式总线控制有三种：链式查询，计数器定时查询，独立请求。

（1）链式查询的优缺点：只需很少几根线就能按照一定优先次序实现总线控制，容易扩充设备，但对电路很敏感，且优先级别低的可能很难获得请求。
（2）计数器定时查询优缺点：设置比较活跃，对故障不敏感，连线及控制过程比较复杂。
（3）独立请求方式：响应速度快，优先次序控制灵活，但控制线数量多，总线控制更复杂。

总线分几个阶段，同步和异步特点
完成一次总线操作的时间成为总线周期
申请分配阶段
寻址阶段
传数阶段
结束阶段
同步通信：指由统一时标控制的通信。控制方式简单，灵活性差，当系统各部件工作速度差异较大时，总线工作效率明显下降。适合于速度差别不大、总线长度比较短、各部件存取时间比较一致的场合。
异步通信：指没有统一时钟控制的通信，部件间采用应答方式进行联系，控制方方式较同步复杂，灵活性高，当系统中各部件工作速度差异较大时，有利于提高总线工作效率。

7、例题3.1 3.2 和3.4
第四章
存储器分类和各自特点 图4.1描述
主存储器、辅助存储器、缓冲存储器
主存可以和CPU直接交换信息。速度快，容量小，每位价位高。
辅存用来存放当前暂时不用的程序和数据，速度慢，容量大，每位价位低。
缓冲处理器：在两个速度不同的部件之中，起到缓冲作用。
存储器分几层，解决了什么问题，速度快慢
存储器的层次结构主要体现在缓存-主存和主存-辅存。
缓存-主存主要解决CPU与主存速度不匹配的问题，速度快。
主存-辅存主要解决存储系统的容量问题，速度慢。

主存各存储单元的空间位置是由单元地址号来表示的，而地址总线是用来指出存储单地址号的，根据改地址可读出或写入一个存储字。
存储容量计算  存取时间和存取周期  存储带宽计算
（一）存储容量：主存能存放二进制代码的总位数。
1） 存储容量=存储单元个数×存储字长
2）用字节总数来表示 存储容量=存储单元个数×（存储字长/8)

（二）存储速度是由存储时间和存储周期来表示的。
2.存储时间：为存储器的访问时间，是启动一次存储器操作(读或写)到完成该操作所需的全部时间。
3.存储周期：是指存储器进行连续两次独立的存储器操作所需的最小间隔时间，通常存储周期大于存储时间。

（三）存储器带宽
表示单位时间内存储器存取的信息量，单位可用字/秒或字节/秒或位/秒表示。
提高存储器的带宽，可以采取以下措施：
缩短存储周期
增加存储字长，使每个存储周期可读/写更多的二进制位数
增加存储体

地址线是单向输入的，其位数与芯片容量有关。
数据线是双向的，其位数与芯片可读出或写入的数据位数有关。
数据线为位数与芯片容量有关。
地址线和数据线的位数共同反应存储芯片的容量。例如：地址线为10根，数据线为4根，则芯片容量为210 *4=4K位
半导体的存储芯片的译码驱动方式为：线选法和重合法。

动态RAM为什么要刷新，刷新的分类

刷新原因：因电容泄露而引起的DRAM所存信息的衰减需要及时补充，因此安排上了刷新操作。
刷新与行地址有关。
动态RAM的刷新主要分为：集中刷新、分散刷新、异步刷新。
集中刷新是在规定的一个周期内，对全部存储单元集中一段时间逐行进行刷新，此刻必须停止读写操作。
分散刷新是指对每行存储单元的刷新分散到每个存取周期内完成。
异步刷新是前两种方式的结合，它既可以缩短“死时间”，又充分利用最大的刷新间隔为2ms的特点。

存储器和CPU的连接
存储容量的扩展：
位扩展   指增加存储字长。
字扩展   指增加存储字的数量
字、位扩展  增加存储字的数量又增加存储字长。
存储器和CPU的连接
地址线的连接
通常总是将CPU地址线低位与存储芯片的地址线相连。
数据线的连接
读/写命令线的连接
通常高电平为读、低电平为写
片选线的连接
合理存储芯片

例4.2假设同前，要求最小4K为系统程序区，相邻8K为用户程序区

存储器的校验、奇偶校验

提高访存的措施 例题4.6
1.单行多字系统    2.多体并行系统
8、什么是高速缓存，为什么设置高速缓存，解决了什么问题
高速缓存就是高速缓冲存储器。用来解决主存与CPU速度的不匹配问题。
9、例题 4.7  4.8  4.9
10、 CACHE-主存地址映射几种方式下主存和CACHE地址构成？几种映射方式的优缺点，掌握组相联和直接映射
全相联映射、直接相联映射、组相联映射
1. 全相联映射 全相联映射是指主存中任一块都可以映射到Cache中任一块的方式。 全相联映射方式的优点是Cache的空间利用率高但缺点是相联存储器庞大比较电路复杂因此只适合于小容量的Cache之用。
2. 直接相联映射方式是指主存的某块j只能映射到满足特定关系的Cache块i中，直接相联映射方式的优点 是比较电路最简单但缺点是Cache块冲突率较高从而降低了Cache的利用率。由于主存的每一块只能映射到Cache的一个特定块上，当主存的某块 需调入Cache时，如果对应的Cache特定块已被占用而Cache中的其它块即使空闲，主存的块也只能通过替换的方式调入特定块的位置，不能放置到其它块的位置上
3、组相联映射方式，将Cache分成2u组每组包含2v块。主存的块与Cache的组之间采用直接相联映射，而与组内的各块则采用全相联映射。也就是说主存的某块只能映射到Cache的特定组中的任意一块。。 

11、会辅助存储器的计算  例如  作业4.38 和4.39

第五章
I/O设备编址的两种方法及特点
统一编址和不统一编址
统一编址就是将I/O地址看做是存储器地址的一部分。统一编址占用了存储空间，减少了主存容量，但无须专用的I/O指令
不统一编址就是指I/O地址和存储器地址是分开的，所有对I/O设备的访问必须有专用的I/O指令。不统一编址由于不占用主存空间，故不影响主存容量，但需设I/O专用指令。

I/O于主机交换的几种方式及优缺点（简答）
程序直接控制方式：也称查询方式，采用该方式，数据在CPU和外设间 的传送完全靠计算机程序控制，CPU的操作和外围设备操作同步，硬件结构简单，但由于外部设备动作慢，浪费CPU时间多，系统效率低。
程序中断方式：外设备准备就绪后中断方式猪肚通知CPU，在CPU相应 I/O设备的中断请求后，在暂停现行程序的执行，转为I/O设备服务可明显提高CPU的利用率，在一定程度上实现了主机和I/O设备的并行工作，但硬件结构负载，服务开销时间大
DMA方式与中断方式一样，实现了主机和I/O设备的并行工作，由于DMA 方式直接依靠硬件实现贮存与I/O设备之间的数据传送，传送期间不需要CPU程序干预，CPU可继续执行原来的程序，因此CPU利用率和系统效率比中断方式更高，但DMA方式的硬件结构更为复杂

3、显示器的分辨率、灰度、显存的容量（上课没有学，考）
4、I/O接口的功能（见幻灯片）
几种方式要求电路相关知识不看，重点会描述流程图
1、选址功能 2、传送命令功能 3、传送数据功能
4、反映I/O设备工作状态的功能

程序查询的特点优缺点 例5.1
特点：其特点是主机与I/O串行工作。
优点：简单、经济、CPU和I/O设备接口只需配置少量的硬设备
缺点：系统效率低

概念题：中断，中断屏蔽字，开中断，关中断、中断向量、中断向量表（P195-196类似电路都不看）中断响应的时间和条件，P199 中断处理的四个部分及作用
中断：计算机在执行程序的过程中，当出现异常情况或特殊请求时，计算机停止 现行程序的运行，转向对这些异常情况或特殊请求的处理，处理结束后再返 回到现行程序的间断处，继续执行原程序，这就是“中断”。 四个部分：
1、保护现场。其一是保存程序的断点，其二是保存通用寄存器和状态寄存 器的内容
2、中断服务。提供中断服务操作
3、恢复现场。退出服务程序前，将原程序中断时的“现场”恢复到原来的 寄存器中
4、中断返回。使其返回到原程序的断点处，以便继续执行原程序 效率低

什么是DMA？解决了什么问题？DMA和主存交换数据方式（三种简答）
DMA：（即直接存储器存取方式）
DMA与主存交换数据方式：1、停止CPU访问主存 2、周期挪用 3、DMA与CPU交替访问

8、DMA的传输过程分为哪三个？解决了什么（简答）
一、预处理
1、给DMA控制逻辑指明数据传送方向是输入还是输出
2、向DMA设备地址寄存器送入设备号，并启动设备
3、向DMA主存地址寄存器送入交换数据的主存起始地址
4、对字计数器赋予交换数据的个数
二、数据传送
解决数据输入和数据输出的问题
后处理
当DMA的中断请求得到响应后，CPU停止原程序的执行，转去执行中断服务 程序，做一些DMA的结束工作。

第六章
1、N位带符号数和无符号数的范围
2、定点小数和定点整数的区别
区别定点小数和定点整数的存储时，计算机会将定点小数先规范化再存储，定点整数则是直接存储的，这样就能够区分了
3、给定真值X和Y，能求[-X]和 [-Y]的原码，补码、移码，[X±Y]补并判断是否溢出（考）
4、已知真值X和Y，求其左移和右移后的原码和补码（考）
原码乘   补码乘  原码除
5、什么是浮点数？浮点数的优点？32位和64位浮点数的构成？浮点数规格化的目的？
浮点表示的数称为浮点数。
浮点数的优点是 数值范围不受限制、表示格式也不受限制 浮点数规格化的目的是为了提高浮点数的精度

5、已知浮点数X和Y，求[X±Y]浮（考）
6、ALU的功能，74181和74182的作用
ALU主要完成算术运算和逻辑运算
74181的作用是 完成4位二进制代码的算逻运算
74182是超前进位产生器，具有超前进位功能的芯片。

第七章
机器指令有哪两部分构成，各自的作用？
指令是由操作码和地址码两部分组成。
操作码用来指明该指令所要完成的操作，如加法、减法、传送、移位、转移等。 
地址码用来指出该指令的源操作数的地址、结果的地址以及下一条指令的地址。 

指令字长和存储字长、机器字长概念
指令字长:一个指令字中包含二进制代码的位数。
存储字长：一个存储单元存储一串二进制代码（存储字），这串二进制代码的位 数称为存储字长，存储字长可以是8位、16位、32位等。 
机器字长：是指计算机能直接处理的二进制数据的位数，它决定了计算机的运算 精度。

3、指令的分类
4、能够写出不同寻址方式的数的EA的计算，能够根据EA及其它写出寻址方式，熟悉每一种寻址方式的寻址过程（必考）
5 、RISC 和CISC的意思，各自的特点
第八章
1、CPU的功能？
2、CPU里面有哪些特殊寄存器，各自的功能？
3、指令周期概念？
4、取指令、间址周期、中断周期的操作？（幻灯片有）（或者看第九章）
5、提高处理器速度的方法（P345和355）
6、影响流水线的因素，并且能够分析哪种相关（幻灯片）
7、流水线的相关题，看例8.1
8、中断系统需要解决的问题P359?
9、习题8.54-8.28
第九章
1、例9.1和9.2，会9.2
2、指令周期、 机器周期、时钟周期概念和关系