2020-12-21

在进行FPGA调试的过程中，进行行为仿真，能观察设计的逻辑是否正确，通常情况下需要进行run all的运行，这样才能看到信号在运行过程中的状态， 在调试的过程中遇到如下的报错： # ** Failure: ERROR:add_1 must be in range [-1,DEPTH-1] # Time: 128 ns Iteration: 1 Protected: /top_tb/DmodInst0/FirD40/U0/<protected>/<protected>/&l

本文详细解析了Xilinx FFT IP核在Vivado仿真中常见的'add_1 must be in range'和'inconsistent empty'错误，提供了从错误根源分析到具体解决方案的完整指南。通过正确的信号初始化、时序控制和高级调试技巧，帮助工程师快速解决这些仿真问题，确保FPGA开发顺利进行。

本文针对Vivado 2017.4环境下Xilinx FFT IP核仿真时常见的初始化状态错误（如add_1范围错误），深入剖析了其根源在于AXI-Stream协议握手时序问题。文章提供了手把手的解决方案，通过构建稳健的初始化状态机，严格分离配置与数据通道的启动顺序，从而彻底解决仿真报错并确保IP核稳定运行。

Vivado仿真报错 Failure: ERROR:add_1 must be in range [-1,DEPTH-1] Failure: ERROR:empty_1 and not_empty_1 are inconsistent 1、使用VIVADO2017.1仿真测试FFT的IP核时出现了以下错误，并且始终停在always@(posedge sys_clk or negedge...

用modelsim10.7仿真时出现以下问题： Failure: ERROR:add_1 must be in range [-1,DEPTH-1] Failure: ERROR:empty_1 and not_empty_1 are inconsistent 解决方案： 1.重新编译modelsim库（记得仿真时reset一下） 2.注意fir ip核复位信号对不对（fir ip核是高复位） 每次解决这个问题的方式都不太一样，希望有大佬可以指导一下！ ...

问题 ： 字符串格式 “12JAN2020 :21:56:00” 转换成 日期格式 ‘2020-01-12’ import datetime a = pd.to_datetime('31JAN2018:21:25:00', format='%d%b%Y:%H:%M:%S') a Timestamp(‘2018-01-31 21:25:00’) 两种写法 方法一： b = datetime.date(a.year,a.month,a.day) b datetime.date(2018, 1, 31)

试了好多办法，重新生成ip核不行，重新编译仿真库还不行，甚至换了台电脑也不行，还是会出现以上错误，编译了好多编译库；最后弄了好久，打开ip核重新改了几个参数，结果可以了。1、 首先点击Reset Output Products重置ip核,然后在点击Generate Output Products生成ip核。4、modelsim与vivado版本不匹配，重新下载modelsim。3、重新生成ip核，或者打开原先ip核，修改一下参数再生成。2、 重新编译仿真库。

vivado error:add_1 must be in range [-1,DEPTH-1]问题 在代码中使用了两个上升沿触发,如下 always@(posedge clk or posedge rst) 改为下降沿触发复位端即可 assign rstn=~rst; always@(posedge clk or negedge rstn)

问题描述 testbench运行一段时间停在箭头指示处 查看波形，有初始值 错误信息： Failure: ERROR:add_1 must be in range [-1,DEPTH-1] 官方技术人员给出的信息： 这是测试平台的问题，其中在驱动clk信号的过程中，时钟事件在0时间发生，这导致FIR IP中的计数器add_1出现问题。 原因： 我这里是在时钟定义时初始化一个值 signal c...

IP核工作模式： 2048 点 流水线方式流处理数据，s_axis_data_tvalid拉高，s_axis_data_tdata连续输入采样数据，s_axis_data_tlast拉低，s_axis_data_tready空置。 仿真结果： ISim 与 MATLAB仿真结果对比发现结果有很大偏差，经查是输入数据相差一个导致。 总结： s_axis_data_tready上升沿对应第一...

在仿真vivado fft ip 核时出现关于解决vivado error:add_1 must be in range [-1,DEPTH-1] 问题 经查找资料与亲自实践得出如下结论 1.拉高m_ tready,貌似不拉高也没有问题 2.上电复位要给s_axis_config_tvalid和s_axis_config_tdata初始化，并配置一下 ...

错误背景： 为microblaze添加AXI4外设（IP核）出现错误 错误信息： [IP_Flow 19-3478] Validation failed for parameter 'My M00_A00_ADDR_WIDTH(M00_A00_ADDR_WIDTH)' with value '16' for BD Cell '/hier_periph/microblaze_0_axi

在进行 fir IP核仿真时出现的问题。 解决方法：将滤波器的所有输入（此处为tdata / tvalid）均配置默认数据。 此问题出现的原因：没有给ip的输入赋值，导致ip核运行出问题。

概述 该IP核主要用于完成FFT或者IFFT等功能，接口信号也分为几个类型:IP核基本信号（配置信号、时钟信号等）、接收信号部分（AXI从端口，用于接收需要处理的信号）、发送信号部分（AXI主端口，用于发送FFT/IFFT后的结果）、工作状态的时间变量。 例化说明： //fft ip核例化 20位数据 xfft_0 u_fft( .aclk(CLK_62_5M), // 时钟信号（input） .a