Design Compiler常用命令大总结~
目录
②compile_ultra -no_autoungroup
①compile_ultra -timing_high_effort_script
自适应重定时（Adaptive retiming）和寄存器重定时（Register retiming）
1.读取RTL级代码
方式①——read_verilog
read_verilog {A.v B.v Top.v} #读取RTL文件
current_design Top.v #设置当前设计
link
check_design #检查RTL代码是否正确方式②——analyze&elaborate
analyze -format varilog {A.v TOP.v}
elaborate MY_TOP2.一些常用的约束（时序、环境）
在DC中，通常是基于路径（PATH）进行时序约束。将一个完整的RTL级代码的所有路径可分为以下三种：
- 输入路径（输入端口到寄存器D端）
- 内部路径（寄存器clock端到寄存器D端）
- 输出路径（寄存器clock端到输出端口）
对于内部路径的时序约束（reg-to-reg）
①create_clock
create_clock -period 2 [get_ports clk]定义一个时钟周期为2ns，此时时钟网络为理想的时钟网络。为了更加贴合实际的工作环境，需要预估不确定性（uncertainty = skew+jitter+margin）、延迟（Latency）和转换时间（Transition）并将其建模以便更准确的表示时钟行为；
对于纯组合逻辑时序约束
设置虚拟时钟；
create_clock -name VCLK -period 2
'''
-name 必须命名
'''②set_clock_uncertainty
设置时钟网络中可能会出现的一些不确定情形；
set_uncertainty -setup Tu [get_clocks clk]
'''
-setup: 建立时间
-hold: 保持时间
无: 既给建立时间设置，又给保持时间设置
'''③set_clock_latency
- 源延时模型（Source Latency）：从实际时钟源（晶振产生clock的地方）到create_clock端口或pin的延迟；
- 网络延时模型（NetWork Latency）：从create_clock端口或引脚到寄存器时钟引脚的平均“内部”延迟；
set_clock_latency -source -max 0.3 [get_clocks clk]
set_clock_latency -max 0.3 [get_clocks clk]
'''
-max ———— 建立时间
-min ———— 保持时间
'''④set_clock_transition
set_clock_transition Tt [get_clocks clk]
扫一扫
1万+
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
