本博客工程源码总目录----方便你快速找到自己喜欢的项目

原创已于 2026-04-27 14:24:24 修改 · 置顶 · 2.1w 阅读

303 ·

本内容遵循CC 4.0 BY-SA版权协议

标签

#fpga开发

于 2024-02-23 14:19:26 首次发布

该博客提供FPGA工程项目解决方案，涵盖图像处理、网络通信、高速接口、图像编解码等类别。包含MIPI、SDI等视频采集方案，以及多种图像算法和视频处理方案。还涉及通信协议栈、高速接口数据传输、视频图像压缩解压等内容，同时提供就业培训、技能教程和配套开发板。

1、前言
2、本人项目总分类
3、FPGA图像处理类解决方案-->快速查找
4、FPGA通信类解决方案-->快速查找
5、FPGA高速接口类解决方案-->快速查找
6、视频/图像压缩与解压类解决方案-->快速查找
7、FPGA+DSP 多核异构方案
- 7.1、EMIF接口
- 7.2、SRIO高速接口
8、FPGA培训教程类
9、工程项目配套的 FPGA 开发板
写在最后

1、前言

在CSDN写博客提供FPGA工程项目解决方案以来，帮助了不少人，也得罪了不少人，有的人用我提供的Demo和方案升职加薪了，也有的人拿去赢得了某些比赛、得到了心仪的offer，同时也有的人天天骂我，anyway，哪怕只要还能帮助一个工程师解决项目开发的燃眉之急，哪怕还能帮助一个初创型公司做成产品何项目，哪怕只要还能帮助一个即将毕业的学生找到工作，鄙人窃以为所做之事还是有意义的；先上干货，一个普普通通的本科生学了我的高端项目后的效果如下：
在这里插入图片描述
其实一直有朋友反馈，说我的博客文章太多了，乱花渐欲迷人，自己看得一头雾水，不方便快速定位找到自己想要的项目，所以本博文置顶，列出我目前已有的所有项目，并给出总目录，每个项目的文章链接，当然，本博文实时更新。。。

这里简要说明一下我是干嘛的、提供什么服务、你能得到什么东西；

我是一个提供FPGA工程项目解决方案的供应商，我通过自己开发一些项目并做成Demo，这些Demo具有代表性，代表了一种或者一类FPGA工程项目，当你需要做类似项目但又不知所措时，可以拿我的Demo去移植、修改，变成你自己项目，此外，我还提供对应的技术支持，使得你的移植、修改变得更加稳重、高效；这种模式下，我提供的是FPGA工程项目解决方案，而不是你的项目，也就是说，我是解决方案供应商，不是外包乙方，我不是给你做项目的，这点关系一定要理解清楚；

当然，如果我提供的Demo与你的项目需求很相近，你也可以直接找我给你定制项目你，这种情况下，我就是外包乙方，我为你做项目，不仅提供工程Demo，还提供配套的FPGA板子、外设等全套硬件；你可以把他作为你的工程样机，如果觉得功能和性能都没问题，则可以提供板子原理图PCB源文件，你可以直接量产，或者找我批量订购；

本人2017年毕业，曾先后就职于军工、985+211双一流高校、科研院所等机构，FPGA开发经验有一丢丢，希望能帮到你；另外，本人在自己最喜欢的城市重庆，欢迎重庆的大佬随时交流~~~

2、本人项目总分类

本人目前已有的项目总分类如下：
1、FPGA图像处理类，包括各种视频相机的采集，图像的处理等；
2、FPGA网络通信类，包括UDP、TCP、RDMA网卡等；
3、FPGA高速接口类，包括GTP、GTX、GTH、GTY、PCIE、USB等；
4、FPGA图像编解码类，包括jpeg、h264、h265等；
5、FPGA技能/就业培训类，包括在校学生、应届生培训，在职工程师技能提升培训等；

3、FPGA图像处理类解决方案–>快速查找

3.1、图像接口类–>MIPI 视频采集

我整理了一个MIPI视频类的专栏，链接如下：
点击直接前往
有些不知道怎么点击的朋友，请看下图。。。这种提示有点呆。。。
在这里插入图片描述

3.1.1、OV5640–>Xilinx MIPI CSI-2 RX Subsystem IP编解码方案

Xilinx Artix7-35T低端FPGA基于MIPI CSI-2 RX Subsystem架构解码MIPI视频-基于OV5640摄像头，链接如下：
点击直接前往
Xilinx Artix7-100T低端FPGA基于MIPI CSI-2 RX Subsystem架构解码MIPI视频-基于OV5640摄像头，链接如下：
点击直接前往
Xilinx Kintex7中端FPGA基于MIPI CSI-2 RX Subsystem架构解码MIPI视频-基于OV5640摄像头，链接如下：
点击直接前往
Xilinx Zynq7000中端FPGA基于MIPI CSI-2 RX Subsystem架构解码MIPI视频-基于OV5640摄像头，链接如下：
点击直接前往
Xilinx Zynq UltraScale高端FPGA基于MIPI CSI-2 RX Subsystem架构解码MIPI视频-基于OV5640摄像头，链接如下：
点击直接前往
FPGA基于MIPI CSI-2 RX Subsystem架构解码MIPI视频+图像缩放-基于OV5640摄像头，链接如下：
点击直接前往
FPGA基于MIPI CSI-2 RX Subsystem架构解码+图像缩放+视频拼接-基于OV5640摄像头，链接如下：
点击直接前往

3.1.2、OV5640–>纯VHDL源码编解码方案

Xilinx 系列FPGA纯VHDL代码解码MIPI视频-基于OV5640摄像头，链接如下：
点击直接前往
Xilinx 系列FPGA纯VHDL代码解码MIPI视频+图像缩放-基于OV5640摄像头，链接如下：
点击直接前往
Xilinx 系列FPGA纯VHDL代码解码MIPI视频+图像缩放+多路视频拼接-基于OV5640摄像头，链接如下：
点击直接前往
Xilinx 系列FPGA纯VHDL代码解码MIPI视频+OSD字符叠加-基于OV5640摄像头，链接如下：
点击直接前往

3.1.3、OV5647–>MIPI相机–编解码方案

Xilinx FPGA纯VHDL代码解码OV5647摄像头，链接如下：
点击直接前往
国产高云FPGA实现MIPI视频解码转HDMI输出，基于OV5647摄像头，链接如下：
点击直接前往
国产高云FPGA实现MIPI视频解码+图像缩放，基于OV5647摄像头，链接如下：
点击直接前往

3.1.4、IMX214–MIPI相机–编解码方案

UltraScale+系列FPGA实现 IMX214 MIPI 视频解码转HDMI2.0输出，提供2套工程源码和技术支持，链接如下：
点击直接前往
UltraScale+系列FPGA实现 IMX214 MIPI 视频解码+图像缩放+转HDMI2.0输出，链接如下：
点击直接前往
UltraScale+系列FPGA实现 IMX214 MIPI 视频解码+4K图像缩放+转HDMI2.0输出，链接如下：
点击直接前往
FPGA纯VHDL代码实现 IMX214 MIPI 视频解码，基于MC20901的D-PHY方案，链接如下：
点击直接前往
FPGA纯VHDL代码实现 IMX214 MIPI 视频解码+图像缩放，基于MC20901的D-PHY方案，链接如下：
点击直接前往
FPGA纯VHDL代码实现 IMX214 MIPI 视频解码+图像缩放，基于MC20901的D-PHY方案，链接如下：
点击直接前往
Zynq UltraScale+ XCZU5EV 纯VHDL解码 IMX214 MIPI 视频，2路视频拼接输出，链接如下：
点击直接前往
Zynq UltraScale+ XCZU7EV 纯VHDL解码 IMX214 MIPI 视频，2路视频拼接输出，链接如下：
点击直接前往

3.1.5、IMX317–MIPI相机–编解码方案

FPGA实现4K MIPI视频解码转HDMI2.0输出，基于IMX317摄像头，支持4K@60Hz，链接如下：
点击直接前往
FPGA实现MIPI视频4K缩放转HDMI2.0输出，基于IMX317摄像头，支持4K@60Hz，链接如下：
点击直接前往
FPGA实现4K MIPI视频解码H265压缩网络推流输出，基于IMX317+VCU架构，支持4K60帧，链接如下：
点击直接前往

3.1.6、IMX327–MIPI相机–编解码方案

FPGA解码IMX327 MIPI相机转USB3.0 UVC 输出，链接如下：
点击直接前往
FPGA解码IMX327 MIPI相机转HDMI输出，链接如下：
点击直接前往
FPGA解码IMX327 MIPI相机+图像缩放+HDMI输出，链接如下：
点击直接前往
FPGA解码IMX327 MIPI相机+图像缩放+视频拼接+HDMI输出，链接如下：
点击直接前往
FPGA高端项目：解码索尼IMX327 MIPI相机+2路视频融合叠加，链接如下：
点击直接前往

3.1.7、IMX290/291–MIPI相机–编解码方案

Xilinx Kintex7中端FPGA纯VHDL代码解码IMX291/IMX290相机，链接如下：
点击直接前往
Lattice中端FPGA纯VHDL代码解码IMX291/IMX290相机，链接如下：
点击直接前往

3.1.8、IMX390–MIPI相机–编解码方案

FPGA解码IMX390 MIPI相机转HDMI输出，链接如下：
点击直接前往

3.1.9、IMX415–MIPI相机–编解码方案

FPGA实现4K MIPI视频解码转HDMI2.0输出，基于IMX415摄像头，支持4K@60Hz，链接如下：
点击直接前往
FPGA实现MIPI视频4K缩放转HDMI2.0输出，基于IMX415摄像头，支持4K@60Hz，链接如下：
点击直接前往

3.1.10、OV13850–MIPI相机–编解码方案

Xilinx Kintex7中端FPGA纯VHDL代码解码4K OV13850相机，链接如下：
点击直接前往
Xilinx Kintex7中端FPGA纯VHDL代码解码4K OV13850相机IP封装版，链接如下：
点击直接前往

3.1.11、OV4689–MIPI相机–编解码方案

Xilinx Kintex7中端FPGA纯VHDL代码解码2K OV4689相机，链接如下：
点击直接前往

3.1.12、SC500–MIPI相机–编解码方案

国产安路FPGA实现MIPI视频解码转HDMI输出，基于SC500摄像头，链接如下：
点击直接前往

3.1.13、MIPI 转 FPD-Link 车载同轴视频传输方案

FPGA实现MIPI转FPD-Link车载同轴视频传输方案，基于IMX327+FPD953架构，提供工程源码和技术支持，链接如下：
点击直接前往
FPGA实现MIPI转FPD-Link视频传输+图像缩放，基于IMX327+FPD953架构，提供工程源码和技术支持，链接如下：
点击直接前往
FPGA多路MIPI转FPD-Link视频缩放拼接显示，基于IMX327+FPD953架构，提供2套工程源码和技术支持，链接如下：
点击直接前往

3.1.14、2K/4K/8K分辨率MIPI相机–编解码方案

FPGA实现4K MIPI视频解码转HDMI2.0输出，基于IMX317摄像头，支持4K@60Hz，链接如下：
点击直接前往
FPGA实现MIPI视频4K缩放转HDMI2.0输出，基于IMX317摄像头，支持4K@60Hz，链接如下：
点击直接前往
FPGA实现4K MIPI视频解码转HDMI2.0输出，基于IMX415摄像头，支持4K@60Hz，链接如下：
点击直接前往
Xilinx Kintex7中端FPGA纯VHDL代码解码2K OV4689相机，链接如下：
点击直接前往

3.1.15、MIPI解码转USB3.0方案

FPGA解码IMX327 MIPI相机转USB3.0 UVC 输出，链接如下：
点击直接前往

3.1.16、国产高云FPGA–>MIPI解码方案

国产高云FPGA实现MIPI视频解码转HDMI输出，基于OV5647摄像头，链接如下：
点击直接前往
国产高云FPGA实现MIPI视频解码+图像缩放，基于OV5647摄像头，链接如下：
点击直接前往

3.1.17、国产安路FPGA–>MIPI解码方案

国产安路FPGA实现MIPI视频解码转HDMI输出，基于SC500摄像头，链接如下：
点击直接前往

3.1.18、国产易灵思FPGA–>MIPI解码方案

3.1.19、MIPI解码转PCIE方案

3.1.20、MIPI解码转SFP光口方案

3.1.21、MIPI解码转SDI方案

3.1.22、MIPI-DSI-编码输出方案

FPGA纯verilog实现MIPI-DSI视频编码输出，提供工程源码和技术支持，链接如下：
点击直接前往

3.2、图像接口类–>SDI 视频采集

首先，我整理了一个SDI视频类的专栏，链接如下：
点击直接前往
此外，我还专门整理了一篇SDI设计方案的博客，链接如下：
点击直接前往

3.2.1 Xilinx–Artix7 系列 FPGA GTP+SMPTE IP 方案

Artix7系列FPGA实现SDI视频编解码，基于GTP高速接口，链接如下：
点击直接前往
Artix7系列FPGA实现SDI视频编解码+图像缩放，基于GTP高速接口，链接如下：
点击直接前往
Artix7系列FPGA实现SDI视频编解码+UDP以太网传输，基于GTP高速接口，链接如下：
点击直接前往
Artix7系列FPGA实现SDI视频编解码+图像缩放+多路视频拼接，基于GTP高速接口，链接如下：
点击直接前往
Artix7系列FPGA实现SDI相机编码输出，基于GTP高速接口，链接如下：
点击直接前往
Artix7系列FPGA实现SDI编解码转SFP光口传输（光端机），基于GTP高速接口，链接如下：
点击直接前往
Artix7系列FPGA实现SDI视频解码转CameraLink，基于GTP高速收发器+OSERDES2原语架构，提供2套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现SDI转LVDS视频发送，基于GTP+OSERDES2原语架构，提供工程源码和技术支持，链接如下：
点击直接前往

3.2.2 Xilinx–Kintex7 系列 FPGA GTX+SMPTE IP 方案

Xilinx Kintex7中端FPGA的GTX+SMPTE SD/HD/3G SDI架构的3G-SDI视频编解码，链接如下：
点击直接前往
Xilinx Kintex7中端FPGA的GTX+SMPTE SD/HD/3G SDI架构的3G-SDI视频编解码+图像缩放，链接如下：
点击直接前往
Xilinx Kintex7中端FPGA的GTX+SMPTE SD/HD/3G SDI架构的3G-SDI视频编解码+图像缩放+视频拼接，链接如下：
点击直接前往
Xilinx Kintex7中端FPGA的GTX+SMPTE SD/HD/3G SDI架构的3G-SDI视频编解码+图像缩放+UDP网络传输，链接如下：
点击直接前往
Xilinx Kintex7中端FPGA的GTX+SMPTE SD/HD/3G SDI架构的普通视频转SDI相机编码输出，链接如下：
点击直接前往
Xilinx Kintex7中端FPGA的GTX+SMPTE SD/HD/3G SDI架构的3G-SDI视频编解码+音频编解码，链接如下：
点击直接前往
Xilinx Kintex7中端FPGA的GTX+SMPTE UHD-SDI IP架构的6G-SDI视频编解码+音频编解码，链接如下：
点击直接前往
Xilinx 高端FPGA的12G-SDI视频编解码，支持4K60帧，链接如下：
点击直接前往
FPGA实现多功能SDI视频采集卡，基于GTX+RIFFA架构，提供2套工程源码和技术支持，链接如下：
点击直接前往

3.2.3 Xilinx–Zynq7000 系列 FPGA GTX+SMPTE IP 方案

Zynq系列FPGA实现SDI视频编解码，基于GTX高速接口，链接如下：
点击直接前往
Zynq系列FPGA实现SDI视频编解码+图像缩放，基于GTX高速接口，链接如下：
点击直接前往
Zynq系列FPGA实现SDI视频编解码+图像缩放+多路视频拼接，基于GTX高速接口，链接如下：
点击直接前往
Zynq系列FPGA实现SDI视频编解码+UDP以太网传输，基于GTX高速接口，链接如下：
点击直接前往
Zynq系列FPGA实现SDI视频编解码+OSD动态字符叠加，基于GTX高速接口，链接如下：
点击直接前往
Zynq系列FPGA实现SDI视频编解码+多路视频融合叠加，基于GTX高速接口，链接如下：
点击直接前往
Zynq系列FPGA实现SDI相机编码输出，基于GTX高速接口，链接如下：
点击直接前往
Zynq系列FPGA实现SDI编解码转SFP光口传输（光端机），基于GTX高速接口，链接如下：
点击直接前往
FPGA实现多功能SDI视频采集卡，基于GTX+RIFFA架构，提供2套工程源码和技术支持，链接如下：
点击直接前往

3.2.4 Xilinx–UltraScale 系列 FPGA GTH+SMPTE IP 方案

UltraScale系列FPGA实现SDI视频编解码，基于UltraScale GTH高速接口，链接如下：
点击直接前往
UltraScale系列FPGA实现SDI视频编解码+图像缩放，基于UltraScale GTH高速接口，链接如下：
点击直接前往
UltraScale系列FPGA实现SDI视频编解码+图像缩放+多路视频拼接，基于UltraScale GTH高速接口，链接如下：
点击直接前往
UltraScale系列FPGA实现SDI视频编解码+UDP以太网传输，基于UltraScale GTH高速接口，链接如下：
点击直接前往
UltraScale系列FPGA实现SDI视频转SFP光口输出（光端机），基于UltraScale GTH高速接口，链接如下：
点击直接前往
UltraScale系列FPGA实现HDMI转SDI视频编码输出，基于UltraScale GTH高速接口，链接如下：
点击直接前往
UltraScale系列FPGA实现SDI转PCIE3.0采集卡，基于UltraScale GTH+XDMA架构，链接如下：
点击直接前往
UltraScale系列FPGA实现SDI转USB3.0采集卡，基于UltraScale GTH+FT601架构，链接如下：
点击直接前往

3.2.5 全国产–紫光同创系列 FPGA HSSTHP 方案

国产紫光同创FPGA实现SDI视频编解码，基于HSSTHP高速接口，链接如下：
点击直接前往
国产紫光同创FPGA实现SDI视频编解码+图像缩放，基于HSSTHP高速接口，链接如下：
点击直接前往
国产紫光同创FPGA视频采集转SDI编码输出，基于HSSTHP高速接口，链接如下：
点击直接前往
国产紫光同创FPGA实时视频缩放转SDI编码输出，基于HSSTHP高速接口，链接如下：
点击直接前往

3.2.6 GS2971/72 专用芯片方案

Xilinx Zynq7100中端FPGA基于GS2971接收SDI视频转HDMI输出，链接如下：
点击直接前往
Xilinx Zynq7100中端FPGA基于GS2971接收SDI视频+图像缩放+HDMI输出，链接如下：
点击直接前往
Xilinx Zynq7100中端FPGA基于GS2971接收SDI视频+纯verilog图像缩放+纯verilog多路视频拼接+HDMI输出，链接如下：
点击直接前往
Xilinx Zynq7100中端FPGA基于GS2971接收SDI视频+HLS图像缩放+Video Mixer多路视频拼接+HDMI输出，链接如下：
点击直接前往
Xilinx Zynq7100中端FPGA基于GS2971接收SDI视频+OSD动态字符叠加+HDMI输出，链接如下：
点击直接前往
Xilinx Zynq7100中端FPGA基于GS2971接收SDI视频+HLS多路视频融合叠加+HDMI输出，链接如下：
点击直接前往
Xilinx Zynq7100中端FPGA基于GS2971接收SDI视频+GTX 8b/10b编解码SFP光口传输+HDMI输出，链接如下：
点击直接前往
Xilinx Zynq7100中端FPGA基于GS2971接收SDI+GS2972发送SDI，链接如下：
点击直接前往
Xilinx Zynq7100中端FPGA基于GS2971接收SDI+图像缩放+GS2972发送SDI，链接如下：
点击直接前往
Xilinx Zynq7100中端FPGA基于GS2971接收SDI+纯verilog图像缩放+纯verilog多路视频拼接+GS2972发送SDI，链接如下：
点击直接前往
Xilinx Zynq7100中端FPGA基于GS2971接收SDI+HLS图像缩放+Video Mixer多路视频拼接+GS2972发送SDI，链接如下：
点击直接前往
Xilinx Zynq7100中端FPGA基于GS2971接收SDI+OSD动态字符叠加+GS2972发送SDI，链接如下：
点击直接前往
Xilinx Zynq7100中端FPGA基于GS2971接收SDI+HLS多路视频融合叠加+GS2972发送SDI，链接如下：
点击直接前往
Xilinx Zynq7100中端FPGA基于GS2971接收SDI视频+GTX 8b/10b编解码SFP光口传输+GS2972发送SDI，链接如下：
点击直接前往
FPGA实现SDI视频接收转USB3.0传输，GS2971+FT601方案，链接如下：
点击直接前往
FPGA实现PCIE3.0视频采集转SDI输出，基于XDMA+GS2971架构，提供工程源码和技术支持，链接如下：
点击直接前往
Xilinx 7系列FPGA实现SDI视频GTP光口传输，基于GS2971+Aurora 8b/10b编解码架构，链接如下：
点击直接前往
Xilinx 7系列FPGA实现SDI视频缩放转GTP光口传输，基于GS2971+Aurora 8b/10b编解码架构，链接如下：
点击直接前往
Xilinx 7系列FPGA实现SDI视频GTX光口传输，基于GS2971+Aurora 8b/10b编解码架构，链接如下：
点击直接前往
Xilinx 7系列FPGA实现SDI视频缩放转GTX光口传输，基于GS2971+Aurora 8b/10b编解码架构，链接如下：
点击直接前往
Xilinx UltraScale系列FPGA实现SDI视频解码转UltraScale GTH光口传输，链接如下：
点击直接前往
Xilinx UltraScale系列FPGA实现SDI视频解码转UltraScale GTH光口传输+图像缩放，链接如下：
点击直接前往
Xilinx UltraScale+系列FPGA实现SDI视频GTY光口传输，基于GS2971+Aurora 8b/10b编解码架构，链接如下：
点击直接前往
Xilinx UltraScale+系列FPGA实现SDI视频缩放转GTY光口传输，基于GS2971+Aurora 8b/10b编解码架构，链接如下：
点击直接前往

3.2.7 Xilinx 系列 FPGA 6G/12G SDI 视频编解码方案

FPGA高端项目：6G-SDI 视频编解码，链接如下：
点击直接前往
FPGA实现 12G-SDI 视频编解码，支持4K60帧，链接如下：
点击直接前往
Xilinx系列FPGA实现12G-SDI音视频编解码，支持4K60帧分辨率，链接如下：
点击直接前往
FPGA实现SDI视频H265压缩网络推流输出，基于VCU架构，支持12G-SDI 4K60帧，提供工程源码和技术支持，链接如下：
点击直接前往

3.2.8 SDI 视频 PCIE 传输方案（RIFFA架构）

FPGA实现SDI视频解码转PCIE传输，基于GTX+RIFFA架构，提供2套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现SDI视频解码转PCIE传输，基于GS2971+RIFFA架构，提供7套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现SDI视频缩放转PCIE传输，基于GTX+RIFFA架构，提供4套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现多路SDI视频缩放拼接转PCIE传输，基于GTX+RIFFA架构，提供8套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现SDI视频缩放转PCIE传输，基于GS2971+RIFFA架构，提供6套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现多功能SDI视频采集卡，基于GTX+RIFFA架构，提供2套工程源码和技术支持，链接如下：
点击直接前往

3.2.9 SDI 视频 PCIE 传输方案（XDMA中断架构）

FPGA实现SDI视频解码转PCIE传输，基于XDMA中断模式，提供2套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现SDI视频缩放转PCIE传输，基于GTX+XDMA中断架构，提供2套工程源码和技术支持，链接如下：
点击直接前往
FPGA多路SDI视频缩放拼接转PCIE传输，基于GTX+XDMA中断架构，提供4套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现GS2971解码SDI视频转PCIE传输，基于XDMA中断架构，提供4套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现GS2971解码SDI视频缩放转PCIE传输，基于XDMA中断架构，提供4套工程源码和技术支持，链接如下：
点击直接前往
FPGA多路GS2971解码SDI视频缩放拼接转PCIE传输，基于XDMA中断架构，提供8套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现PCIE视频采集转SDI输出，基于GTX+XDMA中断架构，提供2套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现GS2971解码SDI视频转PCIE3.0传输，提供工程源码和技术支持，链接如下：
点击直接前往
FPGA实现SDI视频缩放转PCIE3.0传输，基于GS2971+XDMA中断架构，提供工程源码和技术支持，链接如下：
点击直接前往
FPGA多路SDI视频拼接转PCIE3.0传输，基于GS2971+XDMA架构，提供2套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现PCIE3.0视频采集转SDI输出，基于XDMA+GS2971架构，提供工程源码和技术支持，链接如下：
点击直接前往
UltraScale系列FPGA实现SDI转PCIE3.0采集卡，基于UltraScale GTH+XDMA架构，链接如下：
点击直接前往

3.2.10 SDI 视频 SFP光口传输方案

Artix7系列FPGA实现SDI编解码转SFP光口传输（光端机），基于GTP高速接口，链接如下：
点击直接前往
Zynq系列FPGA实现SDI编解码转SFP光口传输（光端机），基于GTX高速接口，链接如下：
点击直接前往
Xilinx Zynq7100中端FPGA基于GS2971接收SDI视频+GTX 8b/10b编解码SFP光口传输+GS2972发送SDI，链接如下：
点击直接前往
Xilinx Zynq7100中端FPGA基于GS2971接收SDI视频+GTX 8b/10b编解码SFP光口传输+GS2972发送SDI，链接如下：
点击直接前往
Xilinx 7系列FPGA实现SDI视频GTP光口传输，基于GS2971+Aurora 8b/10b编解码架构，链接如下：
点击直接前往
Xilinx 7系列FPGA实现SDI视频缩放转GTP光口传输，基于GS2971+Aurora 8b/10b编解码架构，链接如下：
点击直接前往
Xilinx 7系列FPGA实现SDI视频GTX光口传输，基于GS2971+Aurora 8b/10b编解码架构，链接如下：
点击直接前往
Xilinx 7系列FPGA实现SDI视频缩放转GTX光口传输，基于GS2971+Aurora 8b/10b编解码架构，链接如下：
点击直接前往
Xilinx UltraScale系列FPGA实现SDI视频解码转UltraScale GTH光口传输，链接如下：
点击直接前往
Xilinx UltraScale系列FPGA实现SDI视频解码转UltraScale GTH光口传输+图像缩放，链接如下：
点击直接前往
Xilinx UltraScale+系列FPGA实现SDI视频GTY光口传输，基于GS2971+Aurora 8b/10b编解码架构，链接如下：
点击直接前往
Xilinx UltraScale+系列FPGA实现SDI视频缩放转GTY光口传输，基于GS2971+Aurora 8b/10b编解码架构，链接如下：
点击直接前往

3.2.11 SDI 视频 UDP以太网传输方案

Artix7系列FPGA实现SDI视频编解码+UDP以太网传输，基于GTP高速接口，链接如下：
点击直接前往
Xilinx Kintex7中端FPGA的GTX+SMPTE SD/HD/3G SDI架构的3G-SDI视频编解码+图像缩放+UDP网络传输，链接如下：
点击直接前往
Zynq系列FPGA实现SDI视频编解码+UDP以太网传输，基于GTX高速接口，链接如下：
点击直接前往

3.2.12 SDI 视频 USB3.0 传输方案

FPGA实现SDI视频接收转USB3.0传输，GS2971+FT601方案，链接如下：
点击直接前往
UltraScale系列FPGA实现SDI转USB3.0采集卡，基于UltraScale GTH+FT601架构，链接如下：
点击直接前往

3.2.13 SDI 视频 H265压缩方案

FPGA实现SDI视频H265压缩网络推流输出，基于VCU架构，支持12G-SDI 4K60帧，提供工程源码和技术支持，链接如下：
点击直接前往

3.2.14 SDI 视频转 LVDS 方案

FPGA实现SDI转LVDS视频发送，基于GTP+OSERDES2原语架构，提供工程源码和技术支持，链接如下：
点击直接前往
FPGA实现SDI转LVDS视频发送，基于GTX+OSERDES2原语架构，提供2套工程源码和技术支持，链接如下：
点击直接前往

3.2.15 SDI 视频转 CameraLink 方案

Artix7系列FPGA实现SDI视频解码转CameraLink，基于GTP高速收发器+OSERDES2原语架构，提供2套工程源码和技术支持，链接如下：
点击直接前往

3.3、图像接口类–>PAL 视频采集

首先，我整理了一个PAL视频类的专栏，链接如下：
点击直接前往

3.3.1、TW2867 芯片方案

FPGA基于TW2867解码PAL视频，Video Processing Subsystem去隔行，链接如下：
点击直接前往
FPGA基于TW2867解码4路PAL视频拼接输出，Video Processing Subsystem去隔行，链接如下：
点击直接前往
FPGA基于TW2867解码4路PAL视频拼接输出，纯verilog代码去隔行去隔行，链接如下：
点击直接前往
紫光同创FPGA基于TW2867解码PAL视频，纯verilog代码去隔行，链接如下：
点击直接前往

3.3.2、TVP5150 芯片方案

FPGA基于TVP5150解码PAL视频，Video Processing Subsystem去隔行，链接如下：
点击直接前往

3.3.3、ADV7180 芯片方案

FPGA基于ADV7180解码PAL视频，Video Processing Subsystem去隔行，链接如下：
点击直接前往
Altera系列FPGA基于ADV7180解码PAL视频，纯verilog去隔行，链接如下：
点击直接前往

3.4、图像接口类–>Cmeralink 视频采集

首先，我整理了一个PAL视频类的专栏，链接如下：
点击直接前往

3.4.1 Xilinx–>ISERDES2 原语方案

FPGA实现CameraLink视频发送+接收回环，基于Xilinx OSERDES2+ISERDES2原语，链接如下：
点击直接前往
FPGA解码CameraLink视频转HDMI输出，采集Base模式相机，提供工程源码和技术支持，链接如下：
点击直接前往
FPGA解码CameraLink视频转HDMI输出，采集Full模式相机，提供工程源码和技术支持，链接如下：
点击直接前往
FPGA实现CameraLink视频解码，基于Xilinx ISERDES2原语，提供工程源码和技术支持，链接如下：
点击直接前往
FPGA实现CameraLink视频解码转SDI输出，基于LVDS+GTX架构，提供工程源码和技术支持，链接如下：
点击直接前往

3.4.2 Xilinx–>ISERDES3 原语方案

已调试完成，暂时没时间更新博客，需要的私博主。。。

3.4.3 Cmeralink转SDI 方案

FPGA实现CameraLink视频解码转SRIO与DSP交互，FPGA+DSP多核异构图像处理架构，链接如下：
点击直接前往

3.4.4 Cmeralink转SRIO 方案

FPGA实现CameraLink视频解码转SDI输出，基于LVDS+GTX架构，提供工程源码和技术支持，链接如下：
点击直接前往

3.4.5 Cmeralink转以太网方案

已调试完成，暂时没时间更新博客，需要的私博主。。。

3.4.6 Cmeralink转以PCIE 方案

已调试完成，暂时没时间更新博客，需要的私博主。。。

3.5、图像接口类–>LVDS 视频转换

我的FPGA-LVDS专栏有很多FPGA的LVDS视频编解码方案，专栏链接如下：欢迎前往查看：
点击直接前往

FPGA实现RGB转LVDS视频发送，基于Xilinx OSERDES2原语，提供8套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现HDMI转LVDS视频发送，基于Xilinx OSERDES2原语，提供4套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现SDI转LVDS视频发送，基于GTP+OSERDES2原语架构，提供工程源码和技术支持，链接如下：
点击直接前往
FPGA实现SDI转LVDS视频发送，基于GTX+OSERDES2原语架构，提供2套工程源码和技术支持，链接如下：
点击直接前往

3.6、图像接口类–>HDMI2.0视频收发–支持4K60帧

3.6.1、纯GT高速收发器方案–无需软件配置

纯GT高速收发器方案优点如下：
使用高速收发器实现HDMI2.0物理层，无需SDK或者Vitis参与IP核配置

使用Xilinx系列FPGA高速收发器方案如下：
Xilinx系列FPGA纯逻辑实现HDMI2.0视频收发，基于GTY高速接口，提供工程源码和技术支持
点击直接前往

使用Altera系列FPGA高速收发器方案如下：
Altera系列FPGA实现HDMI2.0，基于Transceiver Native PHY高速收发器，提供2套工程源码和技术支持
点击直接前往

3.6.2、HDMI2.0子系统方案方案–需要软件配置

HDMI2.0子系统方案方案优点如下：
设计简单，但需要SDK或者Vitis参与IP核配置

使用Xilinx系列FPGAHDMI2.0子系统方案如下：
Xilinx系列FPGA实现HDMI2.0视频收发，支持4K@60Hz分辨率，链接如下：
点击直接前往
Xilinx系列FPGA视频采集转HDMI2.0输出，基于HDMI 1.4/2.0 Transmitter Subsystem方案，链接如下：
点击直接前往
Xilinx系列FPGA实现4K视频缩放HDMI2.0输出，基于Video Processing Subsystem架构，链接如下：
点击直接前往
Xilinx系列FPGA实现4K视频拼接HDMI2.0输出，基于Video Mixer方案，链接如下：
点击直接前往
Xilinx系列FPGA实现4K视频缩放+拼接+HDMI2.0输出，基于Video Processing Subsystem + Video Mixer方案，链接如下：
点击直接前往
FPGA实现MIPI视频4K缩放转HDMI2.0输出，基于IMX317摄像头，支持4K@60Hz，链接如下：
点击直接前往
FPGA实现4K MIPI视频解码转HDMI2.0输出，基于IMX317摄像头，支持4K@60Hz，链接如下：
点击直接前往
FPGA实现4K MIPI视频解码H265压缩网络推流输出，基于IMX317+VCU架构，支持4K60帧，链接如下：
点击直接前往
FPGA实现4K MIPI视频解码转HDMI2.0输出，基于IMX415摄像头，支持4K@60Hz，链接如下：
点击直接前往
FPGA实现MIPI视频4K缩放转HDMI2.0输出，基于IMX415摄像头，支持4K@60Hz，链接如下：
点击直接前往
FPGA实现HDMI视频H265压缩网络推流输出，基于VCU架构，支持4K60帧，提供工程源码和技术支持
点击直接前往
FPGA基于VCU实现H265视频解码转HDMI2.0输出，支持4K60帧，提供工程源码和技术支持
点击直接前往

3.7、图像接口类–>HDMI2.1视频收发–支持8K60帧

Xilinx系列FPGA实现HDMI2.1视频收发，支持8K@60Hz分辨率，提供2套工程源码和技术支持，链接如下：
点击直接前往

3.8、图像接口类–>DP1.4视频收发–支持4K60帧

Xilinx系列FPGA实现DP1.4视频收发，支持4K60帧分辨率，提供2套工程源码和技术支持，链接如下：
点击直接前往

3.9、图像ISP算法

国产安路FPGA实现图像ISP算法优化，纯verilog代码实现，链接如下：
点击直接前往

3.10、图像缩放

首先，我整理了一个图像缩放类的专栏，链接如下：
点击直接前往
图像缩放实现方案有纯Verilog方案和HLS方案，纯Verilog方案复杂难实现，但时序、资源消耗、移植性都好一些；HLS方案简单易实现，但时序、资源消耗、移植性都差一些，客户可根据需要求选择；

3.10.1、纯Verilog图像缩放方案–Native接口

Xilinx Artix7低端FPGA纯verilog图像缩放，链接如下：
点击直接前往
Xilinx Kintex7中端FPGA纯verilog图像缩放，链接如下：
点击直接前往
Xilinx Zynq7000中端FPGA纯verilog图像缩放，链接如下：
点击直接前往
Xilinx UltraScale高端FPGA纯verilog图像缩放，链接如下：
点击直接前往
国产紫光同创FPGA纯verilog图像缩放，链接如下：
点击直接前往
国产高云FPGA纯verilog图像缩放，链接如下：
点击直接前往
国产安路FPGA纯verilog图像缩放，链接如下：
点击直接前往

3.10.2、纯Verilog图像缩放方案–AXIS接口

3.10.3、HLS图像缩放方案

Xilinx Zynq7020中端FPGA HLS图像缩放基础版，链接如下：
点击直接前往
Xilinx Zynq7020中端FPGA HLS图像缩放增强版，链接如下：
点击直接前往
Xilinx Zynq7020中端FPGA Video Processing Subsystem图像缩放，链接如下：
点击直接前往

3.10.4、4K@60Hz 图像缩放方案

Xilinx系列FPGA实现4K视频缩放HDMI2.0输出，基于Video Processing Subsystem架构，链接如下：
点击直接前往
FPGA实现MIPI视频4K缩放转HDMI2.0输出，基于IMX317摄像头，支持4K@60Hz，链接如下：
点击直接前往
FPGA实现MIPI视频4K缩放转HDMI2.0输出，基于IMX415摄像头，支持4K@60Hz，链接如下：
点击直接前往

3.11、多路视频拼接

首先，我整理了一个多路视频拼接类的专栏，链接如下：
点击直接前往
多路视频拼接实现方案有纯Verilog方案和HLS方案，纯Verilog方案复杂难实现，但时序、资源消耗、移植性都好一些；HLS方案简单易实现，但时序、资源消耗、移植性都差一些，客户可根据需要求选择；

3.11.1、纯Verilog多路视频拼接方案

Xilinx Artix7低端FPGA纯verilog多路视频拼接，链接如下：
点击直接前往
Xilinx Kintex7中端FPGA纯verilog多路视频拼接，链接如下：
点击直接前往
Xilinx Zynq7020中端FPGA纯verilog多路视频拼接，链接如下：
点击直接前往
国产紫光同创FPGA纯verilog多路视频拼接，链接如下：
点击直接前往

3.11.2、HLS多路视频拼接方案

Xilinx Kintex7中端FPGA Video Mixer方案多路视频拼接，链接如下：
点击直接前往
Xilinx Zynq7020中端FPGA Video Mixer方案多路视频拼接，链接如下：
点击直接前往
Xilinx Zynq7100中端FPGA HLS多路视频融合叠加，链接如下：
点击直接前往

3.11.3、4K@60Hz 多路视频拼接方案

Xilinx系列FPGA实现4K视频拼接HDMI2.0输出，基于Video Mixer方案，链接如下：
点击直接前往

3.12、多路视频缩放+拼接

首先，我整理了一个多路视频拼接类的专栏，链接如下：
点击直接前往
多路视频缩放拼接实现方案有纯Verilog方案和HLS方案，纯Verilog方案复杂难实现，但时序、资源消耗、移植性都好一些；HLS方案简单易实现，但时序、资源消耗、移植性都差一些，客户可根据需要求选择；

3.12.1、纯Verilog多路视频缩放拼接方案

Xilinx Artix7低端FPGA纯verilog图像缩放+多路视频拼接，链接如下：
点击直接前往
Xilinx Kintex7中端FPGA纯verilog多路视频拼接，链接如下：
点击直接前往
Xilinx Zynq7000中端FPGA纯verilog多路视频拼接，链接如下：
点击直接前往
Xilinx UltraScale高端FPGA纯verilog多路视频拼接，链接如下：
点击直接前往
国产紫光同创FPGA纯verilog图像缩放+多路视频拼接，链接如下：
点击直接前往

3.12.2、HLS多路视频缩放拼接方案

Xilinx Kintex7中端FPGA HLS图像缩放+Video Mixer方案多路视频拼接，链接如下：
点击直接前往
Xilinx Kintex7中端FPGA SDI视频采集+纯verilog图像缩放+多路视频拼接，链接如下：
点击直接前往
Xilinx Zynq7020中端FPGA Video Processing Subsystem图像缩放+Video Mixer方案多路视频拼接，链接如下：
点击直接前往
Xilinx Zynq7100中端FPGA HLS多路视频融合叠加，链接如下：
点击直接前往

3.12.3、支持 4K@60Hz的多路视频缩放拼接方案

Xilinx系列FPGA实现4K视频缩放+拼接+HDMI2.0输出，基于Video Processing Subsystem + Video Mixer方案，链接如下：
点击直接前往

3.13、图像算法类

3.13.1、图像旋转

FPGA纯verilog实现图像视频旋转串口指令控制旋转角度提供工程源码和技术支持，链接如下：
点击直接前往

3.13.2、图像去雾

Xilinx 系列FPGA纯verilog图像去雾，链接如下：
点击直接前往
国产紫光同创FPGA纯verilog图像去雾，链接如下：
点击直接前往
国产安路同创FPGA纯verilog图像去雾，链接如下：
点击直接前往
Altera系列FPGA纯verilog图像去雾，链接如下：
点击直接前往

3.13.3、帧差算法运动目标识别跟踪

Xilinx 系列FPGA纯图像帧差算法单个运动目标识别，链接如下：
点击直接前往
Xilinx 系列FPGA纯图像帧差算法多个运动目标识别，链接如下：
点击直接前往

3.13.4、多路视频融合叠加（HLS方案）

Xilinx Zynq7100中端FPGA HLS多路视频融合叠加-基于OV5640摄像头，链接如下：
点击直接前往
Xilinx Zynq7100中端FPGA HLS多路视频融合叠加-基于GS2971的SDI视频接收，链接如下：
点击直接前往
Xilinx Zynq7100中端FPGA HLS多路视频融合叠加-基于GS2971+GS2972的SDI视频收发，链接如下：
点击直接前往
Zynq系列FPGA实现SDI视频编解码+多路视频融合叠加，基于GTX高速接口，提供2套工程源码和技术支持，链接如下：
点击直接前往
FPGA高端项目：解码索尼IMX327 MIPI相机+2路视频融合叠加，提供开发板+工程源码+技术支持，链接如下：
点击直接前往

3.13.5、OSD视频动态字符叠加（HLS方案）

Xilinx Zynq7100中端FPGA HLS视频动态字符叠加-基于OV5640摄像头，链接如下：
点击直接前往
Xilinx Zynq7100中端FPGA HLS视频动态字符叠加-基于GS2971的SDI视频接收，链接如下：
点击直接前往
Xilinx Zynq7100中端FPGA HLS视频动态字符叠加-基于GS2971+GS2972的SDI视频收发，链接如下：
点击直接前往
Zynq系列FPGA实现SDI视频编解码+OSD动态字符叠加，基于GTX高速接口，提供2套工程源码和技术支持，链接如下：
点击直接前往
Xilinx系列FPGA纯VHDL代码解码MIPI视频+OSD动态字符叠加，基于OV5640摄像头实现，提供1套工程源码和技术支持，链接如下：
点击直接前往

3.13.6、图像对比度动态调节（HLS方案）

FPGA实现图像对比度自动调整，提供2套工程源码和技术支持，链接如下：
点击直接前往

3.14、4K/8K-视频处理方案

首先，我整理了一个4K/8K-视频处理方案的专栏，链接如下：
点击直接前往

3.14.1、4K视频处理

Xilinx系列FPGA方案：

Xilinx系列FPGA实现HDMI2.0视频收发，支持4K@60Hz分辨率，链接如下：
点击直接前往
Xilinx系列FPGA视频采集转HDMI2.0输出，基于HDMI 1.4/2.0 Transmitter Subsystem方案，链接如下：
点击直接前往
Xilinx系列FPGA实现4K视频缩放HDMI2.0输出，基于Video Processing Subsystem架构，链接如下：
点击直接前往
Xilinx系列FPGA实现4K视频拼接HDMI2.0输出，基于Video Mixer方案，链接如下：
点击直接前往
Xilinx系列FPGA实现4K视频缩放+拼接+HDMI2.0输出，基于Video Processing Subsystem + Video Mixer方案，链接如下：
点击直接前往
FPGA实现MIPI视频4K缩放转HDMI2.0输出，基于IMX317摄像头，支持4K@60Hz，链接如下：
点击直接前往
FPGA实现4K MIPI视频解码转HDMI2.0输出，基于IMX317摄像头，支持4K@60Hz，链接如下：
点击直接前往
FPGA实现4K MIPI视频解码H265压缩网络推流输出，基于IMX317+VCU架构，支持4K60帧，链接如下：
点击直接前往
FPGA实现4K MIPI视频解码转HDMI2.0输出，基于IMX415摄像头，支持4K@60Hz，链接如下：
点击直接前往
FPGA实现MIPI视频4K缩放转HDMI2.0输出，基于IMX415摄像头，支持4K@60Hz，链接如下：
点击直接前往
FPGA实现HDMI视频H265压缩网络推流输出，基于VCU架构，支持4K60帧，提供工程源码和技术支持，链接如下：
点击直接前往
FPGA基于VCU实现H265视频解码转HDMI2.0输出，支持4K60帧，提供工程源码和技术支持，链接如下：
点击直接前往
Xilinx系列FPGA纯逻辑实现HDMI2.0视频收发，基于GTY高速接口，提供工程源码和技术支持，链接如下：
点击直接前往

Altera系列FPGA方案
Altera系列FPGA实现HDMI2.0，基于Transceiver Native PHY高速收发器，支持4K60帧分辨率，提供2套工程源码和技术支持，链接如下：
点击直接前往

3.14.2、8K视频处理

Xilinx系列FPGA实现HDMI2.1视频收发，支持8K@60Hz分辨率，提供2套工程源码和技术支持
点击直接前往

3.15、卷积神经网络

3.15.1、LeNet-5 卷积神经网络数字识别

Xilinx 系列FPGA LeNet-5 卷积神经网络数字识别，链接如下：
点击直接前往

3.16、FPGA红外相机图像处理方案

FPGA实时红外相机采集输出系统，提供工程源码和技术支持，链接如下：
点击直接前往
FPGA多路红外相机视频拼接输出，提供2套工程源码和技术支持，链接如下：
点击直接前往

3.17、Altera系列FPGA–>工程源码专栏

首先，我整理了一个Altera系列FPGA类的专栏，链接如下：
点击直接前往

Altera系列FPGA实现图像视频采集转HDMI/LCD输出，链接如下：
点击直接前往
Altera系列FPGA纯verilog视频图像去雾，基于暗通道先验算法实现，链接如下：
点击直接前往
Altera系列FPGA基于ADV7180解码PAL视频，纯verilog去隔行，链接如下：
点击直接前往

3.18、国产FPGA–>紫光同创FPGA专栏

首先，我整理了一个国产紫光同创FPGA类的专栏，链接如下：
点击直接前往

紫光同创FPGA实现图像视频采集转HDMI输出，链接如下：
点击直接前往
国产紫光同创FPGA纯verilog图像缩放，链接如下：
点击直接前往
紫光同创FPGA纯verilog多路视频拼接，链接如下：
点击直接前往
紫光同创FPGA纯verilog多路视频缩放拼接，链接如下：
点击直接前往
紫光同创FPGA实现HSSTLP光口视频传输，基于Aurora 8b/10b编解码架构，链接如下：
点击直接前往
紫光同创FPGA实现HSSTLP光口视频传输+图像缩放，基于Aurora 8b/10b编解码架构，链接如下：
点击直接前往
紫光同创FPGA实现HSSTLP光口视频点对点传输，基于Aurora 8b/10b编解码架构，链接如下：
点击直接前往
紫光同创FPGA实现HSSTHP 光口视频传输，基于Aurora 8b/10b编解码架构，链接如下：
点击直接前往
紫光同创FPGA实现HSSTHP 光口视频传输+图像缩放，基于Aurora 8b/10b编解码架构，链接如下：
点击直接前往
紫光同创FPGA实现HSSTHP光口视频点对点传输，基于HSSTHP高速接口，链接如下：
点击直接前往
国产紫光同创FPGA实现SDI视频编解码，基于HSSTHP高速接口，链接如下：
点击直接前往
国产紫光同创FPGA实现SDI视频编解码+图像缩放，基于HSSTHP高速接口，链接如下：
点击直接前往
国产紫光同创FPGA视频采集转SDI编码输出，基于HSSTHP高速接口，链接如下：
点击直接前往
国产紫光同创FPGA实时视频缩放转SDI编码输出，基于HSSTHP高速接口，链接如下：
点击直接前往
国产紫光同创FPGA纯verilog实现UDP协议栈，带ping功能，链接如下：
点击直接前往
紫光同创FPGA纯verilog代码实现UDP网络通信，支持10M/100/1000M三速网自协商仲裁，链接如下：
点击直接前往
紫光同创FPGA纯verilog实现栈精简版UDP协议栈，链接如下：
点击直接前往
紫光同创FPGA实现AD7606数据采集转UDP网络传输，提供PDS工程源码和技术支持和QT上位机，链接如下：
点击直接前往
紫光同创FPGA实现AD9280数据采集转UDP网络传输，提供PDS工程源码和技术支持和QT上位机，链接如下：
点击直接前往
紫光同创FPGA实现AD9238数据采集转UDP网络传输，提供PDS工程源码和技术支持和QT上位机，链接如下：
点击直接前往
紫光同创FPGA实现视频采集转UDP以太网输出，FPGA网络摄像头方案，链接如下：
点击直接前往
紫光同创FPGA实现OV5640摄像头转UDP以太网输出，带视频录像和抓拍功能，链接如下：
点击直接前往
紫光同创FPGA基于TW2867解码PAL视频，纯verilog代码去隔行，链接如下：
点击直接前往
紫光同创FPGA实现视频采集转USB2.0输出，基于CY7C68013芯片，链接如下：
点击直接前往

3.19、国产PGA–>高云FPGA专栏

首先，我整理了一个国产高云FPGA类的专栏，链接如下：
点击直接前往

国产高云FPGA实现图像视频采集转HDMI输出，链接如下：
点击直接前往
国产高云系列FPGA纯verilog图像缩放，链接如下：
点击直接前往
国产高云FPGA实现MIPI视频解码转HDMI输出，基于OV5647摄像头，链接如下：
点击直接前往
国产高云FPGA实现MIPI视频解码+图像缩放，基于OV5647摄像头，链接如下：
点击直接前往
国产高云FPGA纯verilog代码实现UDP网络通信，带动态ARP和ping功能，链接如下：
点击直接前往
国产高云FPGA实现视频采集转UDP以太网输出，FPGA网络摄像头方案，链接如下：
点击直接前往

3.20、国产PGA–>安陆FPGA专栏

首先，我整理了一个国产高云FPGA类的专栏，链接如下：
点击直接前往

国产安陆FPGA实现图像视频采集转HDMI输出，链接如下：
点击直接前往
国产安路FPGA纯verilog图像缩放，链接如下：
点击直接前往
国产安路FPGA实现MIPI视频解码转HDMI输出，基于SC500摄像头，链接如下：
点击直接前往
国产安路同创FPGA纯verilog图像去雾，链接如下：
点击直接前往
国产安路FPGA实现图像ISP算法优化，纯verilog代码实现，链接如下：
点击直接前往
国产安路FPGA纯verilog代码实现UDP网络通信，带动态ARP和ping功能，链接如下：
点击直接前往
国产安路FPGA纯verilog代码实现UDP网络通信，支持巨型帧，链接如下：
点击直接前往

4、FPGA通信类解决方案–>快速查找

4.1、传统以太网类–>TCP/IP 协议栈

首先，我整理了一个以太网类的专栏，链接如下：
点击直接前往

4.1.1、千兆 TCP/IP 协议栈（PHY芯片做物理层）方案

Xilinx 系列FPGA方案如下，适合于Xilinx全系列FPGA移植部署：

Xilinx 系列FPGA纯VHDL实现1G千兆网CP/IP协议栈服务器版本，链接如下：
点击直接前往
Xilinx 系列FPGA纯VHDL实现1G千兆网CP/IP协议栈客户端版本，链接如下：
点击直接前往

国产紫光同创系列FPGA方案如下，适合于紫光同创全系列FPGA移植部署：

紫光同创FPGA实现 TCP/IP 协议栈，千兆网服务器版本，提供5套工程源码和技术支持，链接如下：
点击直接前往

4.1.2、千兆 TCP/IP 协议栈（FPGA做物理层）方案

Xilinx 系列FPGA无网络芯片实现TCP/IP协议栈，基于AXI 1G/2.5G Ethernet Subsystem方案，链接如下：
点击直接前往
Xilinx 系列FPGA无网络芯片实现TCP/IP协议栈，基于1G/2.5G Ethernet PCS/PMA or SGMII方案，链接如下：
点击直接前往

4.1.3、10G 万兆TCP/IP 协议栈方案

FPGA实现10G万兆网TCP/IP 协议栈，服务器版本，纯VHDL代码编写，提供6套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现10G万兆网TCP/IP 协议栈，客户端版本，纯VHDL代码编写，提供6套工程源码和技术支持，链接如下：
点击直接前往
Xilinx 系列FPGA纯VHDL实现10G万兆网CP/IP协议栈多端口应用，服务器版本，链接如下：
点击直接前往

4.1.4、TCP/IP 协议栈多端口应用

多端口应用，即一个TCP协议栈可同时与多个远程设备通信，方案如下：

Xilinx 系列FPGA纯VHDL实现1G千兆网CP/IP协议栈多端口应用，服务器版本，链接如下：
点击直接前往
Xilinx 系列FPGA纯VHDL实现1G千兆网CP/IP协议栈多端口应用，客户端版本，链接如下：
点击直接前往
Xilinx 系列FPGA纯VHDL实现10G万兆网CP/IP协议栈多端口应用，服务器版本，链接如下：
点击直接前往

4.2、传统以太网类–>千兆UDP 协议栈

FPGA可实现千兆UDP、2.5G UDP、10G UDP、25G UDP、40G UDP、100G UDP、200G UDP、400G UDP、600G UDP等；FPGA实现UDP 协议栈本身并非难事，毕竟UDP 协议栈本身很简单，只需按照协议标准填充报文的头、尾以及校验即可，FPGA实现UDP 协议栈真正的难点在于物理层的实现。

以FPGA可实现千兆UDP而言，以太网物理层大致分为2种方案：
1、使用外挂的PHY芯片实现以太网物理层，如RTL8211、YT8531等，PHY芯片接口又可分为MII、GMII、RGMII、SGMII等；
2、使用FPGA内部高速收发器资源实现以太网物理层，比如Xilinx7系列FPGA的GTP、GTX、GTH等等；
由于采用的以太网物理层不同，以及PHY接口的不同，我们分别设计了如下的方案可选；

4.2.1、千兆 UDP 协议栈（PHY芯片做物理层–RGMII接口）方案

下面的博客用于PHY芯片做物理层，RGMII接口直连FPGA HP/HS BANK LVCMOS接口方案：

Xilinx 系列FPGA纯verilog实现UDP协议栈，带ping功能，链接如下：
点击直接前往
 点击直接前往
国产紫光同创FPGA纯verilog实现UDP协议栈，带ping功能，链接如下：
点击直接前往
Xilinx 系列FPGA纯verilog实现UDP协议栈，带ping功能，带三速网自动协商功能，链接如下：
点击直接前往
Xilinx 系列FPGA纯verilog实现UDP协议栈，精简版不带ping功能，链接如下：
点击直接前往
紫光同创FPGA纯verilog实现栈精简版UDP协议栈，链接如下：
点击直接前往
国产紫光同创FPGA纯verilog实现UDP协议栈，带ping功能，链接如下：
点击直接前往
紫光同创FPGA纯verilog代码实现UDP网络通信，支持10M/100/1000M三速网自协商仲裁，链接如下：
点击直接前往
国产高云FPGA纯verilog代码实现UDP网络通信，带动态ARP和ping功能，链接如下：
点击直接前往
FPGA基于Tri Mode Ethernet MAC实现UDP网络通信，提供11套工程源码和技术支持，链接如下：
点击直接前往
Xilinx+Altera系列FPGA纯verilog实现UDP协议栈，不带ping功能，链接如下：
点击直接前往
Xilinx系列FPGA纯verilog实现UDP协议栈，不带ping功能，88E1111的PHY，RGMII、GMII、SGMII三种模式，链接如下：
点击直接前往
国产安路FPGA纯verilog代码实现UDP网络通信，带动态ARP和ping功能，链接如下：
点击直接前往
国产安路FPGA纯verilog代码实现UDP网络通信，支持巨型帧，链接如下：
点击直接前往

4.2.2、千兆 UDP 协议栈（PHY芯片做物理层–SGMII接口）方案

下面博客用于PHY芯片做物理层，SGMII接口直连FPGA HP BANK LVDS接口方案：

Xilinx系列FPGA纯verilog实现UDP协议栈，不带ping功能，88E1111的PHY，RGMII、GMII、SGMII三种模式，链接如下：
点击直接前往
Xilinx系列FPGA纯verilog实现UDP协议栈，不带ping功能，SGMII模式，链接如下：
点击直接前往

下面博客用于PHY芯片做物理层，SGMII接口直连FPGA 高速收发器 BANK接口方案：

FPGA纯verilog实现SGMII接口UDP协议栈，基于PHY连接GT高速收发器，提供2套工程源码和技术支持，链接如下：
点击直接前往

4.2.3、千兆 UDP 协议栈（FPGA做物理层）方案

下面博客用于FPGA高速收发器做物理层方案：

Xilinx系列FPGA 1G/2.5G Ethernet PCS/PMA or SGMII方案实现千兆UDP，链接如下：
点击直接前往
Xilinx系列FPGA 1G/2.5G Ethernet Subsystem方案实现千兆UDP，链接如下：
点击直接前往
Xilinx系列FPGA 1G/2.5G Ethernet Subsystem方案实现千兆UDP+DMA传输，链接如下：
点击直接前往
PGA纯verilog实现 2.5G UDP协议栈，基于1G/2.5G Ethernet PCS/PMA or SGMII，提供14套工程源码和技术支持，链接如下：
点击直接前往

4.2.4、千兆UDP应用----ADC采集转UDP传PC上位机方案

下面博客用于FPGA采集ADC数据转UDP协议栈，然后传到PC上位机的实际应用方案：

Xilinx系列FPGA采集AD7606数据UDP网络传输提供工程源码和技术支持附带上位机接收软件，链接如下：
点击直接前往
紫光同创FPGA实现AD7606数据采集转UDP网络传输，提供PDS工程源码和技术支持和QT上位机，链接如下：
点击直接前往
紫光同创FPGA实现AD9280数据采集转UDP网络传输，提供PDS工程源码和技术支持和QT上位机，链接如下：
点击直接前往
紫光同创FPGA实现AD9238数据采集转UDP网络传输，提供PDS工程源码和技术支持和QT上位机，链接如下：
点击直接前往

4.2.5、千兆UDP应用----图像视频采集转UDP传PC上位机方案

下面博客用于FPGA采集图像视频数据转UDP协议栈，然后传到PC上位机的实际应用方案：

FPGA实时视频采集转千兆UDP网络输出，基于Tri Mode Ethernet MAC+PHY芯片架构，提供11套工程源码和技术支持，链接如下：
点击直接前往
FPGA实时视频缩放转千兆UDP网络输出，基于Tri Mode Ethernet MAC+PHY芯片架构，提供6套工程源码和技术支持，链接如下：
点击直接前往
Xilinx系列FPGA千兆网UDP网络视频传输+图像缩放，B50610的PHY，链接如下：
点击直接前往
Xilinx系列FPGA千兆网UDP网络视频传输，88E1518的PHY，链接如下：
点击直接前往
Xilinx系列FPGA千兆网UDP网络视频传输+图像缩放，88E1518的PHY，链接如下：
点击直接前往
Xilinx系列FPGA千兆网UDP网络视频传输，RTL8211的PHY，链接如下：
点击直接前往
Xilinx系列FPGA千兆网UDP网络视频传输+视频录像抓拍，RTL8211的PHY，链接如下：
点击直接前往
Xilinx系列FPGA板对板之间千兆网UDP网络视频传输，链接如下：
点击直接前往
Xilinx系列FPGA 1G/2.5G Ethernet PCS/PMA or SGMII方案千兆UDP网络视频传输，链接如下：
点击直接前往
Xilinx系列FPGA 1G/2.5G Ethernet PCS/PMA or SGMII方案千兆UDP网络视频传输+图像缩放，链接如下：
点击直接前往
Xilinx Kintex7中端FPGA的GTX+SMPTE SD/HD/3G SDI架构的3G-SDI视频编解码+图像缩放+UDP网络传输，链接如下：
点击直接前往
电脑端视频通过PCIE到FPGA端转UDP网络视频输出，基于XDMA+PHY芯片架构，提供3套工程源码和技术支持，链接如下：
点击直接前往
电脑端视频通过PCIE到FPGA端图像缩放转UDP网络视频输出，基于XDMA+PHY芯片架构，提供3套工程源码和技术支持，链接如下：
点击直接前往
紫光同创FPGA实现视频采集转UDP以太网输出，FPGA网络摄像头方案，链接如下：
点击直接前往
紫光同创FPGA实现OV5640摄像头转UDP以太网输出，带视频录像和抓拍功能，链接如下：
点击直接前往
国产高云FPGA实现视频采集转UDP以太网输出，FPGA网络摄像头方案，链接如下：
点击直接前往

4.2.6、千兆UDP应用----GT高速接口数据转UDP传输方案

下面博客用于FPGA GT高速接口数据转UDP协议栈，然后传到PC上位机的实际应用方案：

FPGA高端项目：图像采集+GTP光编码+UDP图传架构，高速接口转网络视频传输，链接如下：
点击直接前往
FPGA高端项目：实时视频缩放+GTP光编码+UDP图传架构，高速接口转网络视频传输，链接如下：
点击直接前往
FPGA高端项目：图像采集+GTX+UDP架构，高速接口以太网视频传输，提供2套工程源码加QT上位机源码和技术支持，链接如下：
点击直接前往
FPGA高端项目：图像缩放+GTX+UDP架构，高速接口以太网视频传输，提供2套工程源码加QT上位机源码和技术支持，链接如下：
点击直接前往

4.2.7、千兆UDP应用----PCIE数据转UDP传输方案

下面博客用于FPGA PCIE数据转UDP协议栈，然后传到PC上位机的实际应用方案：

FPGA实现PCIE采集电脑端视频转千兆UDP网络输出，基于XDMA+PHY芯片架构，提供3套工程源码和技术支持，链接如下：
点击直接前往
PGA实现PCIE采集电脑端视频缩放后转千兆UDP网络输出，基于XDMA+PHY芯片架构，提供3套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现PCIE采集电脑端视频转SFP光口UDP输出，基于XDMA+GTX架构，提供4套工程源码和技术支持，链接如下：
点击直接前往
FFPGA实现PCIE3.0视频采集转千兆UDP网络输出，基于XDMA+RTL8211E架构，提供工程源码和技术支持，链接如下：
点击直接前往
FPGA实现PCIE3.0视频采集转SFP光口千兆UDP网络输出，基于XDMA+GTH架构，提供2套工程源码和技术支持，链接如下：
点击直接前往

4.2.8、2.5G UDP 协议栈方案

下面博客用于2.5G UDP，以太网物理层分为2种：
1、PHY芯片做物理层，SGMII接口直连FPGA 高速收发器BANK方案
2、FPGA 高速收发器做物理层方案

PGA纯verilog实现 2.5G UDP协议栈，基于1G/2.5G Ethernet PCS/PMA or SGMII，提供14套工程源码和技术支持，链接如下：
点击直接前往

4.3、传统以太网类–>10G UDP 协议栈

以FPGA可实现10GUDP而言，以太网物理层大致分为3种方案：
1、使用GTX、GTH、GTY等高速收发器的10GBASE-R编解码模式，该IP非常底层，输出串并转换后的并行数据，用户需要自己将并行数据转换为XGMII接口数据或者AXI4-Stream接口数据，使用该IP的优点是非常底层，可以提取到底层的协议字段，对于定制化更为方便，缺点是设计难度很大，需要设计者对10G-BASE-R协议内容和XGMII协议非常了解；

2、使用10G Ethernet PCS/PMA，该IP较为底层，实现10G万兆UDP协议栈物理层功能，将以太网差分数据信号转换为XGMII协议的用户数据供FPGA使用，设计者需要将XGMII接口数据转换为AXI4-Stream之类的接口数据，使用该IP的优点是较为底层，可以提取到底层的协议字段，对于定制化更为方便，缺点是设计难度较大，需要设计者对10G-BASE-R协议内容有一定了解；

3、使用10G Ethernet Subsystem，该IP在10G Ethernet PCS/PMA的基础上封装了MAC，实现10G万兆UDP协议栈物理层功能，将以太网差分数据信号转换为AXI4-Stream协议的用户数据供FPGA使用，使用该IP的优点是设计简单，设计者无需了解10G-BASE-R协议即可轻松使用，缺点只能使用较为上层的接口数据，不利于定制化方案；

由于采用的以太网物理层不同，我们分别设计了如下的方案可选；

4.3.1、10G UDP协议栈–高速收发器做物理层方案

下面博客适用于高速收发器做物理层，可移植的FPGA型号为：
UltraScale系列FPGA
UltraScale+系列FPGA
Zynq UltraScale+MPSoCs系列FPGA

FPGA纯verilog实现10G UDP协议栈，基于GTH、GTY高速收发器10GBASE-R模式，提供12套工程源码和技术支持，链接如下：
点击直接前往

下面博客适用于高速收发器做物理层，可移植的FPGA型号为：
Kintex7系列FPGA
Virtex7系列FPGA
Zynq7000系列FPGA
UltraScale系列FPGA

FPGA纯verilog实现10G万兆UDP协议栈，使用10G Ethernet PCS/PMA做物理层，提供5套工程源码和技术支持，链接如下：
点击直接前往

4.3.2、10G UDP协议栈–10G Ethernet Subsystem做物理层方案

下面博客适用于10G Ethernet Subsystem IP核做物理层，可移植的FPGA型号为：
Kintex7系列FPGA
Virtex7系列FPGA
Zynq7000系列FPGA

FPGA纯verilog实现10G UDP协议栈，基于10G Ethernet Subsystem，提供12套工程源码和技术支持，链接如下：
点击直接前往
Xilinx系列FPGA基于10G Ethernet Subsystem的10G UDP网络通信，UDP IP核版本，链接如下：
点击直接前往

4.3.3、10G UDP协议栈–10G/25G Ethernet Subsystem做物理层方案

下面博客适用于10G/25G Ethernet Subsystem IP核做物理层，可移植的FPGA型号为：
UltraScale系列FPGA
UltraScale+系列FPGA
Zynq UltraScale+MPSoCs系列FPGA

FPGA纯verilog实现10G UDP协议栈，基于10G/25G Ethernet Subsystem，提供12套工程源码和技术支，链接如下：
点击直接前往
Xilinx系列FPGA基于10G/25G Ethernet Subsystem的10G UDP网络通信，UDP IP核版本，链接如下：
点击直接前往

4.3.4、10G UDP协议栈应用----10G UDP+DMA直接内存访问方案

博客更新中，尽请期待。。。

4.3.5、10G UDP协议栈应用----图像视频采集转UDP传PC上位机方案

博客更新中，尽请期待。。。

4.3.6、10G UDP协议栈应用----GT高速接口数据转UDP传输方案

4.3.7、10G UDP协议栈应用----PCIE数据转UDP传输方案

下面博客用于FPGA PCIE数据转UDP协议栈，然后传到PC上位机的实际应用方案：
FPGA实现PCIE采集电脑端视频转SFP光口万兆UDP输出，基于XDMA+GTX架构，提供2套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现PCIE3.0视频采集转10G万兆UDP网络输出，基于XDMA+GTH架构，提供工程源码和技术支持，链接如下：
点击直接前往

4.4、高通量以太网类

FPGA可实现高通量以太网类，旨在满足数据量较大场景，和前面的方案一样，难点依然在于以太网物理层的实现；
由于采用的以太网物理层不同，我们分别设计了如下的方案可选；

4.4.1、25G UDP协议栈–高速收发器做物理层方案

下面博客适用于高速收发器做物理层，可移植的FPGA型号为：
UltraScale系列FPGA
UltraScale+系列FPGA
Zynq UltraScale+MPSoCs系列FPGA

FPGA纯verilog实现25G UDP协议栈，使用GTY高速接口10GBASE-R做物理层，链接如下：
点击直接前往

4.4.2、25G UDP协议栈–10G/25G Ethernet Subsystem做物理层方案

下面博客适用于10G/25G Ethernet Subsystem IP核做物理层，可移植的FPGA型号为：
UltraScale系列FPGA
UltraScale+系列FPGA
Zynq UltraScale+MPSoCs系列FPGA

4.4.3、40G UDP协议栈–40G/50G Ethernet subsystem做物理层方案

下面博客适用于40G/50G Ethernet Subsystem IP核做物理层，可移植的FPGA型号为：
UltraScale系列FPGA
UltraScale+系列FPGA
Zynq UltraScale+MPSoCs系列FPGA

FPGA实现 40G UDP 协议栈，纯verilog代码编写，基于40G/50G Ethernet subsystem架构，提供4套工程源码和技术支持，链接如下：
点击直接前往

4.4.4、50G UDP协议栈–40G/50G Ethernet subsystem做物理层方案

下面博客适用于40G/50G Ethernet Subsystem IP核做物理层，可移植的FPGA型号为：
UltraScale系列FPGA
UltraScale+系列FPGA
Zynq UltraScale+MPSoCs系列FPGA

4.4.5、100G UDP协议栈–CMAC做物理层方案

下面博客适用于Ultrascale+ 100G Ethernet Subsystem IP核做物理层，可移植的FPGA型号为：
UltraScale系列FPGA
UltraScale+系列FPGA
Zynq UltraScale+MPSoCs系列FPGA

FPGA实现100G UDP协议栈，纯verilog代码编写，基于Ultrascale+ 100G Ethernet Subsystem架构，链接如下：
点击直接前往

4.5、网卡/交换机类–>NIC 网卡（SFP光口+PCIE架构）

Xilinx系列FPGA 10G NIC网卡，链接如下：
点击直接前往
Xilinx系列FPGA 25G NIC网卡，链接如下：
点击直接前往
Xilinx系列FPGA 40G NIC网卡，链接如下：
点击直接前往
Xilinx系列FPGA 100G NIC网卡，链接如下：
点击直接前往

4.6、网卡/交换机类–>RDMA NIC网卡（SFP光口+PCIE架构）

敬请期待。。。

5、FPGA高速接口类解决方案–>快速查找

5.1、Xilinx GT 高速接口数据传输方案

首先，我整理了一个高速接口类的专栏，链接如下：
点击直接前往

5.1.1、Xilinx 7系列FPGA–>GTP 高速收发器

GTP 自定义协议-数据传输方案

Xilinx 7系列FPGA GTP高速接口数据回环传输，链接如下：
点击直接前往
Xilinx 7系列FPGA GTP高速接口视频传输，链接如下：
点击直接前往
Xilinx 7系列FPGA GTP高速接口视频传输+图像缩放，链接如下：
点击直接前往
Xilinx 7系列FPGA GTP高速接口点对点传输，即板对板之间传输，链接如下：
点击直接前往
FPGA实现SDI视频转GTP光口传输，基于GS2971+Aurora 8b/10b编解码架构，链接如下：
点击直接前往
FPGA实现SDI视频缩放转GTP光口传输，基于GS2971+Aurora 8b/10b编解码架构，链接如下：
点击直接前往
FPGA实现GTP光口视频转USB3.0传输，基于FT601+Aurora 8b/10b编解码架构，链接如下：
点击直接前往
FPGA高端项目：图像采集+GTP光编码+UDP图传架构，高速接口转网络视频传输，链接如下：
点击直接前往
FPGA高端项目：实时视频缩放+GTP光编码+UDP图传架构，高速接口转网络视频传输，链接如下：
点击直接前往
FPGA实现GTP光口视频转USB3.0 UVC，基于Aurora8B10B+FT602芯片架构，提供4套工程源码和技术支持，链接如下：
点击直接前往

Aurora 8B10B-数据传输方案

FPGA实现Aurora 8B10B数据回环传输，基于GTP高速收发器，链接如下：
点击直接前往
FPGA实现Aurora 8B10B图像视频传输，基于GTP高速收发器，链接如下：
点击直接前往
FPGA实现Aurora 8B10B视频点对点传输，基于GTP高速收发器，链接如下：
点击直接前往
FPGA采集AD7606转Aurora 8B10B传输，基于GTP高速收发器，链接如下：
点击直接前往
FPGA高端项目：图像采集+Aurora 8B10B+UDP图传架构，基于GTP高速收发器的光口转网口，链接如下：
点击直接前往
FPGA实现Aurora8B10B视频转UVC传输，基于GTP高速收发器+FT602芯片架构，提供4套工程源码和技术支持，链接如下：
点击直接前往

5.1.2、Xilinx 7系列FPGA–>GTX 高速收发器

GTX 自定义协议-数据传输方案

Xilinx 7系列FPGA GTX高速接口数据回环传输，链接如下：
点击直接前往
Xilinx 7系列FPGA GTX高速接口视频传输，链接如下：
点击直接前往
Xilinx 7系列FPGA GTX高速接口视频传输+图像缩放，链接如下：
点击直接前往
Xilinx 7系列FPGA GTX高速接口点对点传输，即板对板之间传输，链接如下：
点击直接前往
Xilinx 7系列FPGA实现SDI视频GTX光口传输，基于GS2971+Aurora 8b/10b编解码架构，链接如下：
点击直接前往
Xilinx 7系列FPGA实现SDI视频缩放转GTX光口传输，基于GS2971+Aurora 8b/10b编解码架构，链接如下：
点击直接前往
Xilinx 7系列FPGA实现GTX光口视频转USB3.0传输，链接如下：
点击直接前往
Xilinx 7系列FPGA高端项目：图像采集+GTX光编码+UDP图传架构，链接如下：
点击直接前往
Xilinx 7系列FPGA高端项目：实时视频缩放+GTX光编码+UDP图传架构，链接如下：
点击直接前往
Xilinx 7系列FPGA GTX高速接口+PCIE视频传输，链接如下：
点击直接前往
Xilinx 7系列FPGA GTX高速接口+PCIE视频传输，点对点传输，链接如下：
点击直接前往
FPGA实现GTX光口视频转USB3.0 UVC，基于Aurora8B10B+FT602芯片架构，提供4套工程源码和技术支持，链接如下：
点击直接前往

Aurora 8B10B-数据传输方案

FPGA实现Aurora 8B10B数据回环传输，基于GTX高速收发器，链接如下：
点击直接前往
FPGA实现Aurora 8B10B图像视频传输，基于GTX高速收发器，链接如下：
点击直接前往
FPGA实现Aurora 8B10B视频点对点传输，基于GTX高速收发器，链接如下：
点击直接前往
FPGA采集AD7606转Aurora 8B10B传输，基于GTX高速收发器，链接如下：
点击直接前往
FPGA高端项目：图像采集+Aurora 8B10B+UDP图传架构，基于GTX高速收发器的光口转网口，链接如下：
点击直接前往
FPGA实现Aurora8B10B视频转UVC传输，基于GTX高速收发器+FT602芯片架构，提供4套工程源码和技术支持，链接如下：
点击直接前往

Aurora 64B66B-数据传输方案

FPGA实现Aurora 64B66B数据回环传输，基于GTX高速收发器，链接如下：
点击直接前往
FPGA实现Aurora 64B66B图像视频传输，基于GTX高速收发器，链接如下：
点击直接前往
FPGA实现Aurora 64B66B视频点对点传输，基于GTX高速收发器，链接如下：
点击直接前往
FPGA采集AD7606转Aurora 64B66B传输，基于GTX高速收发器，链接如下：
点击直接前往
FPGA高端项目：图像采集+Aurora 64B66B+UDP图传架构，基于GTX高速收发器的光口转网口，链接如下：
点击直接前往
FPGA实现Aurora64B66B视频转UVC传输，基于GTX高速收发器+FT602芯片架构，提供4套工程源码和技术支持，链接如下：
点击直接前往

5.1.3、Xilinx 7系列FPGA–>GTH 高速收发器

GTH 自定义协议-数据传输方案

Xilinx 7系列FPGA GTX高速接口数据回环传输，链接如下：
点击直接前往
Xilinx 7系列FPGA GTH高速接口视频传输，链接如下：
点击直接前往
Xilinx 7系列FPGA GTH高速接口视频传输+图像缩放，链接如下：
点击直接前往
Xilinx 7系列FPGA GTH高速接口点对点传输，即板对板之间传输，链接如下：
点击直接前往
Xilinx 7系列FPGA GTH高速接口+PCIE3.0视频传输，链接如下：
点击直接前往
Xilinx 7系列FPGA GTH高速接口+PCIE3.0视频传输，点对点传输，链接如下：
点击直接前往
FPGA实现GTH光口视频转USB3.0 UVC，基于Aurora8B10B+FT602芯片架构，提供4套工程源码和技术支持，链接如下：
点击直接前往

Aurora 8B10B-数据传输方案

FPGA实现Aurora 8B10B数据回环传输，基于GTH高速收发器，链接如下：
点击直接前往
FPGA实现Aurora 8B10B图像视频传输，基于GTH高速收发器，链接如下：
点击直接前往
FPGA实现Aurora 8B10B图像视频点对点传输，基于GTH高速收发器，链接如下：
点击直接前往
FPGA采集AD7606转Aurora 8B10B传输，基于GTH高速收发器，链接如下：
点击直接前往
FPGA高端项目：图像采集+Aurora 8B10B+UDP图传架构，基于GTH高速收发器的光口转网口，链接如下：
点击直接前往
FPGA实现Aurora8B10B视频转UVC传输，基于GTH高速收发器+FT602芯片架构，提供4套工程源码和技术支持，链接如下：
点击直接前往

Aurora 64B66B-数据传输方案

FPGA实现Aurora 64B66B数据回环传输，基于GTH高速收发器，链接如下：
点击直接前往
FPGA实现Aurora 64B66B图像视频传输，基于GTH高速收发器，链接如下：
点击直接前往
FPGA实现Aurora 64B66B图像视频点对点传输，基于GTH高速收发器，链接如下：
点击直接前往
FPGA采集AD7606转Aurora 64B66B传输，基于GTH高速收发器，链接如下：
点击直接前往
FPGA高端项目：图像采集+Aurora 64B66B+UDP图传架构，基于GTH高速收发器的光口转网口，链接如下：
点击直接前往
FPGA实现Aurora64B66B视频转UVC传输，基于GTH高速收发器+FT602芯片架构，提供4套工程源码和技术支持，链接如下：
点击直接前往

5.1.4、Xilinx UltraScale系列FPGA–>UltraScale GTH 高速收发器

UltraScale GTH 自定义协议-数据传输方案

Xilinx UltraScale系列FPGA UltraScale GTH高速接口数据回环传输，链接如下：
点击直接前往
Xilinx UltraScale系列FPGA UltraScale GTH高速接口视频传输，链接如下：
点击直接前往
Xilinx UltraScale系列FPGA UltraScale GTH高速接口点对点传输，即板对板之间传输，链接如下：
点击直接前往
Xilinx UltraScale系列FPGA UltraScale GTH高速接口视频传输+图像缩放，链接如下：
点击直接前往
Xilinx UltraScale系列FPGA实现SDI视频解码转UltraScale GTH光口传输，链接如下：
点击直接前往
Xilinx UltraScale系列FPGA实现SDI视频解码转UltraScale GTH光口传输+图像缩放，链接如下：
点击直接前往
Xilinx UltraScale系列FPGA高端项目：图像采集+UltraScale GTH光编码+UDP图传架构，链接如下：
点击直接前往
Xilinx UltraScale系列FPGA高端项目：实时视频缩放+UltraScale GTH光编码+UDP图传架构，链接如下：
点击直接前往
Xilinx UltraScale系列FPGA实现UltraScale GTH光口视频转USB3.0传输，链接如下：
点击直接前往
XilinxUltraScale系列FPGA UltraScale GTH高速接口+PCIE3.0视频传输，链接如下：
点击直接前往
XilinxUltraScale系列FPGA UltraScale GTH高速接口+PCIE3.0视频点对点传输，链接如下：
点击直接前往
FPGA实现GTH光口视频转USB3.0 UVC，基于Aurora8B10B+FT602芯片架构，提供4套工程源码和技术支持，链接如下：
点击直接前往

Aurora 8B10B-数据传输方案

Aurora 64B66B-数据传输方案

5.1.5、Xilinx UltraScale+系列FPGA–>GTY 高速收发器

GTY 自定义协议-数据传输方案

Xilinx UltraScale+系列FPGA GTY高速接口数据回环传输，链接如下：
点击直接前往
Xilinx UltraScale+系列FPGA GTY高速接口视频传输，链接如下：
点击直接前往
Xilinx UltraScale+系列FPGA GTY高速接口点对点传输，即板对板之间传输，链接如下：
点击直接前往
Xilinx UltraScale+系列FPGA GTY高速接口视频传输+图像缩放，链接如下：
点击直接前往
Xilinx UltraScale+系列FPGA实现SDI视频GTY光口传输，基于GS2971+Aurora 8b/10b编解码架构，链接如下：
点击直接前往
Xilinx UltraScale+系列FPGA实现SDI视频缩放转GTY光口传输，基于GS2971+Aurora 8b/10b编解码架构，链接如下：
点击直接前往
Xilinx UltraScale+系列FPGA高端项目：图像采集+GTY光编码+UDP图传架构，链接如下：
点击直接前往
Xilinx UltraScale+系列FPGA高端项目：实时视频缩放+GTY光编码+UDP图传架构，链接如下：
点击直接前往
Xilinx UltraScale+系列FPGA实现GTY光口视频转USB3.0传输，链接如下：
点击直接前往
Xilinx UltraScale+系列FPGA GTY高速接口+PCIE3.0视频传输，链接如下：
点击直接前往
Xilinx UltraScale+FPGA GTY高速接口+PCIE3.0视频点对点传输，链接如下：
点击直接前往
Xilinx系列FPGA纯逻辑实现HDMI2.0视频收发，基于GTY高速接口，提供工程源码和技术支持
点击直接前往
FPGA实现GTY光口视频转USB3.0 UVC，基于Aurora8B10B+FT602芯片架构，提供4套工程源码和技术支持，链接如下：
点击直接前往

Aurora 64B66B-数据传输方案

FPGA实现Aurora 64B66B数据回环传输，基于GTY高速收发器，链接如下：
点击直接前往
FPGA实现Aurora 64B66B图像视频传输，基于GTY高速收发器，链接如下：
点击直接前往
FPGA实现Aurora 64B66B图像视频点对点传输，基于GTY高速收发器，链接如下：
点击直接前往
FPGA采集AD7606转Aurora 64B66B传输，基于GTY高速收发器，链接如下：
点击直接前往
FPGA高端项目：图像采集+Aurora 64B66B+UDP图传架构，基于GTY高速收发器的光口转网口，链接如下：
点击直接前往
FPGA实现Aurora64B66B视频转UVC传输，基于GTY高速收发器+FT602芯片架构，提供4套工程源码和技术支持，链接如下：
点击直接前往

5.1.6、Xilinx Versal系列FPGA–>GTM 高速收发器

GTM 自定义协议-数据传输方案

还在调试中。。。。。。

Aurora 64B66B-数据传输方案

Versal系列FPGA实现Aurora 64B66B数据回环传输，基于GTM高速收发器，链接如下：
点击直接前往

5.1.7、 Xilinx SRIO高速接口

FPGA与FPGA之间的SRIO高速接口交互方案
FPGA实现SRIO数据回环传输，基于Serial Rapidlo Gen2架构，链接如下：
点击直接前往
FPGA采集AD7606转SRIO传输，基于Serial Rapidlo Gen2，链接如下：
点击直接前往
FPGA实现SRIO图像视频传输，基于Serial Rapidlo Gen2，链接如下：
点击直接前往

FPGA与DSP之间的SRIO高速接口交互方案
FPGA实现SRIO高速接口与DSP交互，FPGA+DSP异构方案，提供3套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现CameraLink视频解码转SRIO与DSP交互，FPGA+DSP多核异构图像处理架构，链接如下：
点击直接前往
FPGA实现AD9361采集转SRIO与DSP交互，FPGA+DSP多核异构信号处理架构，链接如下：
点击直接前往

5.1.8、 Xilinx JESD204B 高速接口

首先，我整理了一个JESD204 专栏，链接如下：
点击直接前往

FPGA基于JESD204B实现AD9371数据收发，提供2套工程源码和技术支持，链接如下：
点击直接前往
FPGA纯verilog实现JESD204B协议，基于AD9625数据接收，提供2套工程源码和技术支持，链接如下：
点击直接前往
FPGA纯verilog实现JESD204B协议，基于ADRV9009数据环回收发，提供2套工程源码和技术支持，链接如下：
点击直接前往
FPGA纯verilog实现JESD204B协议，基于AD9250数据接收，提供3套工程源码和技术支持，链接如下：
点击直接前往
FPGA纯verilog实现JESD204B协议，基于AD9081数据接收，提供2套工程源码和技术支持，链接如下：
点击直接前往
FPGA纯verilog实现JESD204B协议，基于AD9656数据接收，提供工程源码和技术支持，链接如下：
点击直接前往

5.1.9、 Xilinx GT高速接口与以太网数据传输方案

FPGA高端项目：图像采集+GTP光编码+UDP图传架构，高速接口转网络视频传输，链接如下：
点击直接前往
FPGA高端项目：实时视频缩放+GTP光编码+UDP图传架构，高速接口转网络视频传输，链接如下：
点击直接前往
FPGA高端项目：图像采集+GTX光编码+UDP图传架构，高速接口转网络视频传输，链接如下：
点击直接前往
FPGA高端项目：实时视频缩放+GTX光编码+UDP图传架构，高速接口转网络视频传输，链接如下：
点击直接前往
Xilinx UltraScale系列FPGA高端项目：图像采集+UltraScale GTH光编码+UDP图传架构，链接如下：
点击直接前往
Xilinx UltraScale系列FPGA高端项目：实时视频缩放+UltraScale GTH光编码+UDP图传架构，链接如下：
点击直接前往
Xilinx UltraScale+系列FPGA高端项目：图像采集+GTY光编码+UDP图传架构，链接如下：
点击直接前往
Xilinx UltraScale+系列FPGA高端项目：实时视频缩放+GTY光编码+UDP图传架构，链接如下：
点击直接前往
FPGA高端项目：实时视频缩放+GTP光编码+UDP图传架构，高速接口转网络视频传输，链接如下：
点击直接前往
FPGA高端项目：图像采集+Aurora 8B10B+UDP图传架构，基于GTX高速收发器的光口转网口，链接如下：
点击直接前往
FPGA高端项目：图像采集+Aurora 64B66B+UDP图传架构，基于GTX高速收发器的光口转网口，链接如下：
点击直接前往

5.1.10、Xilinx GT高速接口与 PCIE 数据传输方案

Xilinx 7系列FPGA GTX高速接口+PCIE视频传输，RIFFA架构，链接如下：
点击直接前往
Xilinx 7系列FPGA GTX高速接口+PCIE视频传输，链接如下：
点击直接前往
Xilinx 7系列FPGA GTX高速接口+PCIE视频传输，点对点传输，链接如下：
点击直接前往
Xilinx 7系列FPGA GTH高速接口+PCIE视频传输，链接如下：
点击直接前往
Xilinx 7系列FPGA GTH高速接口+PCIE视频传输，点对点传输，链接如下：
点击直接前往
Xilinx UltraScale系列FPGA UltraScale GTH高速接口+PCIE3.0视频传输，链接如下：
点击直接前往
Xilinx UltraScale系列FPGA UltraScale GTH高速接口+PCIE3.0视频点对点传输，链接如下：
点击直接前往
Xilinx UltraScale+系列FPGA GTY高速接口+PCIE3.0视频传输，链接如下：
点击直接前往
Xilinx UltraScale+FPGA GTY高速接口+PCIE3.0视频点对点传输，链接如下：
点击直接前往

5.1.11、Xilinx GT高速接口与 USB3.0 数据传输方案

Xilinx 7系列FPGA实现GTP光口视频转USB3.0传输，链接如下：
点击直接前往
Xilinx 7系列FPGA实现GTX光口视频转USB3.0传输，链接如下：
点击直接前往
Xilinx UltraScale系列FPGA实现UltraScale GTH光口视频转USB3.0传输，链接如下：
点击直接前往
Xilinx UltraScale+系列FPGA GTY高速接口+PCIE3.0视频传输，链接如下：
点击直接前往
FPGA实现GTP光口视频转USB3.0 UVC，基于Aurora8B10B+FT602芯片架构，提供4套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现Aurora8B10B视频转UVC传输，基于GTP高速收发器+FT602芯片架构，提供4套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现GTX光口视频转USB3.0 UVC，基于Aurora8B10B+FT602芯片架构，提供4套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现Aurora8B10B视频转UVC传输，基于GTX高速收发器+FT602芯片架构，提供4套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现Aurora64B66B视频转UVC传输，基于GTX高速收发器+FT602芯片架构，提供4套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现GTH光口视频转USB3.0 UVC，基于Aurora8B10B+FT602芯片架构，提供4套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现Aurora8B10B视频转UVC传输，基于GTH高速收发器+FT602芯片架构，提供4套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现Aurora64B66B视频转UVC传输，基于GTH高速收发器+FT602芯片架构，提供4套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现GTY光口视频转USB3.0 UVC，基于Aurora8B10B+FT602芯片架构，提供4套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现Aurora64B66B视频转UVC传输，基于GTY高速收发器+FT602芯片架构，提供4套工程源码和技术支持，链接如下：
点击直接前往

5.2、国产FPGA高速接口数据传输方案

5.2.1、紫光同创FPGA–>HSSTLP 视频传输方案

紫光同创FPGA实现HSSTLP光口视频传输，基于Aurora 8b/10b编解码架构，链接如下：
点击直接前往
紫光同创FPGA实现HSSTLP光口视频传输+图像缩放，基于Aurora 8b/10b编解码架构，链接如下：
点击直接前往
紫光同创FPGA实现HSSTLP光口视频点对点传输，基于Aurora 8b/10b编解码架构，链接如下：
点击直接前往

5.2.2、紫光同创FPGA–>HSSTHP 视频传输方案

紫光同创FPGA实现HSSTHP 光口视频传输，基于Aurora 8b/10b编解码架构，链接如下：
点击直接前往
紫光同创FPGA实现HSSTHP 光口视频传输+图像缩放，基于Aurora 8b/10b编解码架构，链接如下：
点击直接前往
紫光同创FPGA实现HSSTHP光口视频点对点传输，基于HSSTHP高速接口，链接如下：
点击直接前往

5.2.3、安路FPGA–>SERDES 视频传输方案

工程开发中。。。

5.3、PCIE 数据传输方案

首先，我整理了一个PCIE数据传输类的专栏，链接如下：
点击直接前往

5.3.1、PCIE2.0–>RIFFA 架构方案

Xilinx系列FPGA RIFFA方案实现PCIE测速实验，链接如下：
点击直接前往
FPGA基于RIFFA架构实现PCIE视频传输，提供14套工程源码和技术支持，链接如下：
点击直接前往
FPGA视频缩放转PCIE传输，基于RIFFA架构实现，提供10套工程源码和技术支持，链接如下：
点击直接前往
FPGA多路视频缩放拼接转PCIE传输，基于RIFFA架构实现，提供20套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现SFP光口视频转PCIE传输，基于GTX+RIFFA架构，提供6套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现SDI视频解码转PCIE传输，基于GTX+RIFFA架构，提供2套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现SDI视频缩放转PCIE传输，基于GTX+RIFFA架构，提供4套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现多路SDI视频缩放拼接转PCIE传输，基于GTX+RIFFA架构，提供8套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现多功能SDI视频采集卡，基于GTX+RIFFA架构，提供2套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现SDI视频解码转PCIE传输，基于GS2971+RIFFA架构，提供7套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现SDI视频缩放转PCIE传输，基于GS2971+RIFFA架构，提供6套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现多路SDI视频缩放拼接转PCIE传输，基于GS2971+RIFFA架构，提供8套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现多功能SDI视频采集卡，基于GTX+RIFFA架构，提供2套工程源码和技术支持，链接如下：
点击直接前往

5.3.2、PCIE2.0–>XDMA 中断架构方案

FPGA搭建XDMA中断模式的PCIE通信架构，简单读写测试，提供7套工程源码和技术支持，链接如下：
点击直接前往
FPGA基于XDMA中断模式实现PCIE测速试验，提供7套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现视频采集转PCIE传输，基于XDMA中断模式，提供9套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现视频缩放转PCIE传输，基于XDMA中断模式，提供9套工程源码和技术支持，链接如下：
点击直接前往
FPGA多路视频缩放拼接转PCIE传输，基于XDMA中断模式，提供18套工程源码和技术支持，链接如下：
点击直接前往
PGA实现SFP光口视频转PCIE传输，基于GTX 8b/10b编解码+XDMA中断架构，提供4套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现SFP光口视频到PCIE点对点传输，基于GTX 8b/10b编解码+XDMA中断架构，提供8套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现SDI视频解码转PCIE传输，基于XDMA中断模式，提供2套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现SDI视频缩放转PCIE传输，基于GTX+XDMA中断架构，提供2套工程源码和技术支持，链接如下：
点击直接前往
FPGA多路SDI视频缩放拼接转PCIE传输，基于GTX+XDMA中断架构，提供4套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现GS2971解码SDI视频转PCIE传输，基于XDMA中断架构，提供4套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现GS2971解码SDI视频缩放转PCIE传输，基于XDMA中断架构，提供4套工程源码和技术支持，链接如下：
点击直接前往
FPGA多路GS2971解码SDI视频缩放拼接转PCIE传输，基于XDMA中断架构，提供8套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现AD7606数据采集转PCIE传输，基于XDMA中断架构，提供8套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现PCIE显卡方案，采集主机图片转HDMI输出，基于XDMA中断架构，提供3套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现PCIE显卡方案，采集主机视频转HDMI输出，基于XDMA中断架构，提供3套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现PCIE显卡方案，采集主机视频转SDI输出，基于GTX+XDMA中断架构，提供2套工程源码和技术支持，链接如下：
点击直接前往
电脑端视频通过PCIE到FPGA端转UDP网络视频输出，基于XDMA+PHY芯片架构，提供3套工程源码和技术支持，链接如下：
点击直接前往
电脑端视频通过PCIE到FPGA端图像缩放转UDP网络视频输出，基于XDMA+PHY芯片架构，提供3套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现PCIE采集电脑端视频转SFP光口UDP输出，基于XDMA+GTX架构，提供4套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现PCIE采集电脑端视频转SFP光口万兆UDP输出，基于XDMA+GTX架构，提供4套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现PCIE视频采集转USB3.0输出，基于XDMA+FT601架构，提供3套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现PCIE与电脑端QT上位机双向数据传输，基于XDMA中断模式，提供3套工程源码和技术支持，链接如下：
点击直接前往

5.3.3、PCIE3.0–>XDMA 中断架构方案

FPGA搭建PCIE3.0通信架构简单读写测试，基于XDMA中断模式，提供3套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现PCIE3.0测速试验，基于XDMA中断模式，提供3套工程源码和技术支持，链接如下：
点击直接前往
FPGA视频采集转PCIE3.0传输，基于XDMA中断模式，提供4套工程源码和技术支持，链接如下：
点击直接前往
FPGA视频缩放转PCIE3.0传输，基于XDMA中断模式，提供4套工程源码和技术支持，链接如下：
点击直接前往
FPGA多路视频拼接转PCIE3.0传输，基于XDMA中断模式，提供8套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现AD7606数据采集转PCIE3.0传输，基于XDMA中断架构，提供2套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现GS2971解码SDI视频转PCIE3.0传输，提供工程源码和技术支持，链接如下：
点击直接前往
FPGA实现SDI视频缩放转PCIE3.0传输，基于GS2971+XDMA中断架构，提供工程源码和技术支持，链接如下：
点击直接前往
FPGA多路SDI视频拼接转PCIE3.0传输，基于GS2971+XDMA架构，提供2套工程源码和技术支持，链接如下：
点击直接前往
FPGA视频GTH 8b/10b编解码转PCIE3.0传输，基于XDMA中断架构，提供工程源码和技术支持，链接如下：
点击直接前往
FPGA视频GTH 8b/10b编解码到PCIE3.0点对点传输，基于XDMA中断架构，提供工程源码和技术支持，链接如下：
点击直接前往
FPGA视频UltraScale GTH 8b/10b编解码转PCIE3.0传输，基于XDMA中断架构，提供2套工程源码和技术支持，链接如下：
点击直接前往
FPGA视频UltraScale GTH 8b/10b编解码到PCIE3.0点对点传输传输，基于XDMA中断架构，提供4套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现PCIE3.0显卡方案，采集主机图片转HDMI输出，基于XDMA中断架构，提供2套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现PCIE3.0显卡方案，采集主机视频转HDMI输出，基于XDMA中断架构，提供2套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现PCIE3.0显卡方案，采集主机视频转SDI输出，基于XDMA+GS2971架构，提供工程源码和技术支持，链接如下：
点击直接前往
FPGA实现PCIE3.0视频采集转USB3.0输出，基于XDMA+FT601架构，提供工程源码和技术支持，链接如下：
点击直接前往
FFPGA实现PCIE3.0视频采集转千兆UDP网络输出，基于XDMA+RTL8211E架构，提供工程源码和技术支持，链接如下：
点击直接前往
FPGA实现PCIE3.0视频采集转SFP光口千兆UDP网络输出，基于XDMA+GTH架构，提供2套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现PCIE3.0视频采集转10G万兆UDP网络输出，基于XDMA+GTH架构，提供工程源码和技术支持，链接如下：
点击直接前往
FPGA实现PCIE3.0与电脑端QT上位机双向数据传输，基于XDMA中断模式，提供3套工程源码和技术支持，链接如下：
点击直接前往
Xilinx UltraScale+系列FPGA GTY高速接口+PCIE3.0视频传输，链接如下：
点击直接前往
Xilinx UltraScale+FPGA GTY高速接口+PCIE3.0视频点对点传输，链接如下：
点击直接前往
UltraScale系列FPGA实现SDI转PCIE3.0采集卡，基于UltraScale GTH+XDMA架构，链接如下：
点击直接前往

5.3.4、PCIE2.0–>XDMA 轮询架构方案

Xilinx系列FPGA XDMA方案实现PCIE2.0 X4测速实验，链接如下：
点击直接前往
Xilinx系列FPGA XDMA方案实现PCIE2.0 X4视频传输，HDMI视频，FPGA到电脑端QT，链接如下：
点击直接前往
Xilinx系列FPGA XDMA方案实现PCIE2.0 X4视频传输，HDMI视频，电脑端QT到FPGA，链接如下：
点击直接前往
Xilinx系列FPGA XDMA方案实现PCIE2.0 X8测速实验，链接如下：
点击直接前往
Xilinx系列FPGA XDMA方案实现PCIE2.0 X8视频传输，HDMI视频，FPGA到电脑端QT，链接如下：
点击直接前往
Xilinx系列FPGA XDMA方案实现PCIE2.0 X8视频传输，HDMI视频，电脑端QT到FPGA，链接如下：
点击直接前往
Xilinx系列FPGA XDMA方案实现PCIE2.0 X8 ADC传输，AD9226，FPGA到电脑端QT，链接如下：
点击直接前往
Xilinx系列FPGA XDMA方案实现PCIE2.0 X8 ADC传输，AD7606，FPGA到电脑端QT，链接如下：
点击直接前往
Xilinx Zynq系列FPGA XDMA方案实现PCIE2.0 X8视频传输，HDMI视频，FPGA到电脑端QT，链接如下：
点击直接前往
Xilinx Zynq系列FPGA XDMA方案实现PCIE2.0 X8视频传输，HDMI视频，电脑端QT到FPGA，链接如下：
点击直接前往

5.3.5、PCIE 与 GT 高速接口数据输方案

5.3.6、PCIE 与 UDP协议以太网数据传输方案

电脑端视频通过PCIE到FPGA端转UDP网络视频输出，基于XDMA+PHY芯片架构，提供3套工程源码和技术支持，链接如下：
点击直接前往
电脑端视频通过PCIE到FPGA端图像缩放转UDP网络视频输出，基于XDMA+PHY芯片架构，提供3套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现PCIE采集电脑端视频转SFP光口UDP输出，基于XDMA+GTX架构，提供4套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现PCIE采集电脑端视频转SFP光口万兆UDP输出，基于XDMA+GTX架构，提供2套工程源码和技术支持，链接如下：
点击直接前往

5.3.7、PCIE 与 USB3.0 数据传输方案

FPGA实现PCIE2.0视频采集转USB3.0输出，基于XDMA+FT601架构，链接如下：
点击直接前往
FPGA实现PCIE3.0视频采集转USB3.0输出，基于XDMA+FT601架构，链接如下：
点击直接前往

5.4、USB 数据传输方案

我整理了一个MIPI视频类的专栏，链接如下：
点击直接前往

5.4.1、USB2.0 视频传输方案

Xilinx系列FPGA基于CY7C68013A的USB2.0，数据回环测试，链接如下：
点击直接前往
Xilinx系列FPGA基于CY7C68013A的USB2.0，图片传输，链接如下：
点击直接前往
Xilinx系列FPGA基于CY7C68013A的USB2.0，视频传输，链接如下：
点击直接前往
紫光同创FPGA实现视频采集转USB2.0输出，基于CY7C68013芯片，链接如下：
点击直接前往

5.4.2、USB3.0 视频传输方案

PGA基于FT601实现USB3.0通信测速试验，链接如下：
点击直接前往
FPGA基于FT601实现USB3.0视频传输，链接如下：
点击直接前往
FPGA基于FT601实现USB3.0视频缩放传输，链接如下：
点击直接前往
FPGA基于FT601实现USB3.0视频缩放拼接传输，链接如下：
点击直接前往
FPGA实现SDI视频接收转USB3.0传输，GS2971+FT601方案，链接如下：
点击直接前往
FPGA实现PCIE视频采集转USB3.0输出，基于XDMA+FT601架构，提供3套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现PCIE3.0视频采集转USB3.0输出，基于XDMA+FT601架构，提供工程源码和技术支持，链接如下：
点击直接前往
UltraScale系列FPGA实现SDI转USB3.0采集卡，基于UltraScale GTH+FT601架构，链接如下：
点击直接前往

5.4.3、USB3.0 UVC 视频传输方案

CYUSB3014做PHY方案：

Xilinx系列FPGA基于CYUSB3014的USB3.0视频传输，MIPI视频，链接如下：
点击直接前往

FT602做PHY方案：

FPGA实现USB3.0 UVC 视频传输，基于FT602芯片，提供10套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现USB3.0 UVC视频传输+图像缩放处理，基于FT602芯片，提供10套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现USB3.0 UVC视频传输+多路视频拼接处理，基于FT602芯片，提供6套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现GTP光口视频转USB3.0 UVC，基于Aurora8B10B+FT602芯片架构，提供4套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现Aurora8B10B视频转UVC传输，基于GTP高速收发器+FT602芯片架构，提供4套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现GTX光口视频转USB3.0 UVC，基于Aurora8B10B+FT602芯片架构，提供4套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现Aurora8B10B视频转UVC传输，基于GTX高速收发器+FT602芯片架构，提供4套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现Aurora64B66B视频转UVC传输，基于GTX高速收发器+FT602芯片架构，提供4套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现GTH光口视频转USB3.0 UVC，基于Aurora8B10B+FT602芯片架构，提供4套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现Aurora8B10B视频转UVC传输，基于GTH高速收发器+FT602芯片架构，提供4套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现Aurora64B66B视频转UVC传输，基于GTH高速收发器+FT602芯片架构，提供4套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现GTY光口视频转USB3.0 UVC，基于Aurora8B10B+FT602芯片架构，提供4套工程源码和技术支持，链接如下：
点击直接前往
FPGA实现Aurora64B66B视频转UVC传输，基于GTY高速收发器+FT602芯片架构，提供4套工程源码和技术支持，链接如下：
点击直接前往

5.4.4、USB3.0 与以太网数据传输方案

博客更新中，尽请期待。。。

5.4.5、USB3.0 与 GT 高速接口数据传输方案

5.4.6、USB3.0 与 PCIE 数据传输方案

5.5、JESD204B/C协议转换方案

首先，我整理了一个JESD204 专栏，链接如下：
点击直接前往

5.6、AD-DA采集传输方案

首先，我整理了一个AD-DA采集传输的专栏，链接如下：
点击直接前往

FPGA采集AD7606全网最细讲解提供串行和并行2套工程源码和技术支持，链接如下：
点击直接前往
Xilinx系列FPGA采集AD7606数据UDP网络传输提供工程源码和技术支持附带上位机接收软件，链接如下：
点击直接前往
紫光同创FPGA实现AD7606数据采集转UDP网络传输，提供PDS工程源码和技术支持和QT上位机，链接如下：
点击直接前往
紫光同创FPGA实现AD9280数据采集转UDP网络传输，提供PDS工程源码和技术支持和QT上位机，链接如下：
点击直接前往
FPGA实现AD7606数据采集转PCIE3.0传输，基于XDMA中断架构，链接如下：
点击直接前往
FPGA实现AD7606数据采集转PCIE传输，基于XDMA中断架构，链接如下：
点击直接前往

6、视频/图像压缩与解压类解决方案–>快速查找

首先，我整理了一个图像编解码类的专栏，链接如下：
点击直接前往

6.1、MPEG2 视频压缩解决方案

Xilinx系列FPGA实现MPEG2视频压缩，仿真版本，链接如下：
点击直接前往
Xilinx系列FPGA实现MPEG2视频压缩，上板调试版本，链接如下：
点击直接前往

6.2、H264 视频压缩与解压解决方案

Xilinx系列FPGA实现H264视频压缩，仿真版本，链接如下：
点击直接前往
Xilinx系列FPGA实现H264视频解压，仿真版本，链接如下：
点击直接前往

6.3、H265 视频压缩与解压解决方案

Xilinx系列FPGA实现H265视频压缩，仿真版本，链接如下：
点击直接前往
FPGA实现HDMI视频H265压缩网络推流输出，基于VCU架构，支持4K60帧，提供工程源码和技术支持
点击直接前往
FPGA基于VCU实现H265视频解码转HDMI2.0输出，支持4K60帧，提供工程源码和技术支持
点击直接前往
FPGA实现SDI视频H265压缩网络推流输出，基于VCU架构，支持12G-SDI 4K60帧，提供工程源码和技术支持
点击直接前往
FPGA实现4K MIPI视频解码H265压缩网络推流输出，基于IMX317+VCU架构，支持4K60帧，链接如下：
点击直接前往