【驯服野生verilog-mode全记录】day3 —— 基于vim自动生成verilog-mode格式初始文件模板

Verilog语言有几个设计缺陷，迫使用户输入和维护冗余信息，例如参数列表、灵敏度列表和跨模块连接语句。支持这些信息会导致潜在的错误，缺乏可维护性，以及整体的代码膨胀。

本文详细介绍了如何通过Vim+verilog-mode2插件提升Verilog编码效率，包括智能模板生成、信号自动声明和模块实例化等核心功能。通过实战案例展示，该工具能显著减少重复性编码时间，降低接口错误率，特别适合数字电路设计领域的硬件工程师使用。

背景介绍 AUTOINST和AUTOWIRE的应用 背景介绍emacs默认自带verilog-mode插件，不仅仅支持语法高亮、代码段自动补全等功能，核心应用还有/*AUTOXXX*/。 IC顶层集成，最常见的工作就是实例化和端口线网的连接。可以利用/*AUTOINST*/和/*AUTOWIRE*/节省很多工作量，减少出错可能性。AUTOINST和AUTOWIRE的应用下面是示例。用到的技巧包括：

本文将分享使用gvim写verilog一系列的方便编码工具，将vim打造成一个IDE（IDE 是 Integrated Development Environment 的缩写，中文称为集成开发环境，用来表示辅助程序员开发的应用软件，是它们的一个总称。）目的是**使得编码过程中任何让你觉得繁琐的，重复性劳动，全部交给工具做，帮助更快更好的实现你的目标。**这里笔者个人经验感觉哈，若是有些你觉得感觉繁琐的，愚蠢的操作，一定时没有使用正确的方式去做这件事~可以思考优化下做事的方式实现的所有功能如下所示：该功能使用

Verilog mode插件，提升verilog开发效率，让摸鱼变得顺理成章。

基本配置，参考了原文链接：https://blog.csdn.net/qq_41467882/article/details/120274829的配置，下面的配置新建文件后，按下后可自动添加文件头注释，如果文件头已存在，按下会刷新Last modified时间和文件名。按下可打开新标签页。首先对vim进行配置，打开并编辑用户目录中的.vimrc文件。新建并打开demo_top.v，按下，效果如图。

实验室做FPGA开发时经常用到Verilog，代码规范成为一个问题，于是乎写了一个Perl脚本对代码进行规范化，主要是进行自动缩进和对齐。代码如下，初学Perl，请读者赐教：##################################################### # 代码缩进对齐脚本 # 功能：对Verilog代码进行自动缩进和对齐处理， # 该版本目前还没有对case语句进行

Gvim高级操作006--verilog例化代码对齐 Gvim如果没有安装对齐插件的情况下，无法通过快捷操作实现verilog例化代码对齐。 但是可以通过正则表达式匹配插入空格实现代码对齐 基本原理是： 删除空格，点号”.“和信号之间不能有空格，左括号”（“紧贴信号名，右括号”)”与“，”间隔一致，这样才能保证代码后续对齐 匹配点号“.”与左括号“（”之间的字符数量，不足30则插入空格，...

首发于我的个人博客(https://www.niuiic.top) 本文介绍如何使用 vim 搭建 systemverilog 编辑环境。功能包括自动补全、语法高亮、语法检查、格式化等。 自动补全与语法检查 自动补全功能使用 lsp。本文选用 svls 作为 systemverilog 的语言服务器。 svls 使用 rust 语言编写，需要 rust 语言环境，使用 rust 包管理器 cargo 安装。或者可以从 snap 商店下载。 选择一款管理调用 lsp 的 vim 插件。本文选用 coc.nv

此篇是我在学习中做的归纳与总结，其中如果存在版权或知识错误请直接联系我，欢迎留言。 PS:本着知识共享的原则，此篇博客可以转载，但请标明出处！ Vim(gvim)默认没有添加文件头信息功能，但是只需要几行代码自己配置一下，我们一样可以让Vim(gvim)支持自动添加作者信息。 实现效果图： 按下F4，信息就自动给你添加到文件开头，如果已经存在头信息，那么vim会帮你自动更新到最新状态。 功能： 在已有文件添加...

在vim上安装配置verilog-mode更新emasc最新verilog-mode下载安装window从网上找到的教程清一色是让在$HOME目录下新建一个elisp目录然后放verilog-mode.el进去，再写个.emacs要新建.emacs还需要用cmd窗口echo hi > .emacs但我照做了没有用在emacs下， 依次输入C-h v load-path回车， 就可以看到下面界...

最近刚学习gvim，然后发现有个神奇的功能，可以快速制作verilog模板，但是网上没有相应的分享，所以自己制作了一个，分享出来（windows下）。 模板包括：module，时序逻辑块，组合逻辑块，testbench，计数器和三段式状态机。 使用方法： 1.将以下代码拷贝到 _vimrc文件中（该文件在安装目录中）： :ab Module module module_name(<enter......

模块实例化的结果，/*[a:b]*/代表端口的输入输出宽度，/**/代表输入端口和输出端口的分界线（如果安装了verible的verible-verilog-format，整理后可以变成这样）如果你使用了coc-nvim，以下内容请这样编写（补全功能开始时，tab键切换到下一个补全选项，shift+tab切换到上一个补全选项，回车键或者空格确认补全）以下内容插入.vimrc中（请你同时阅读开头提到的文章，并进行修改，里面一部分功能不在本文中，如果不需要纠错功能，需要删除一些语句段）

linux中vim/gvim的安装参考如下链接： https://blog.csdn.net/Stone_Age/article/details/47276995?utm_source=blogxgwz8 安装完后，在用户目录下vim和gvim都能正常使用。但不能进行systemverilog语法高亮，参考网上的一些高亮做法，一直会报错。 安装后我出现了backspace不能...

一个同时支持c/c++/verilog/systemverilog的vim配置，并且同时支持linux和windows开发环境

有意思的来了，vim为了方便verilog coder例化和集成子模块，搞了一个verilog-mode.vim插件，但是年久失修，用着不顺手，慢慢的被coders弃用了；喜欢折腾的大佬就搞了一个移花接木，给vim写了一个emacs插件，这个插件能用来调用emacs的verilog-mode.el 这个好用的插件。本来就是一个为了提升工作效率的工具本不想花时间去研究他们之间的关系，无奈公司的工具太拉，只能自己去研究研究搞一套顺手的。但是问题是用vim的人太多啦，vim自己搞的插件不行，有愿意搞的人，

下载后解压，在.vim目录下新建verilog_mode目录，将verilog-mode.el拷贝到 .vim/verilog_mode下。下载地址：https://github.com/zhuzhzh/verilog_emacsauto.vim。下载地址：https://github.com/veripool/verilog-mode。提供先进的推理，复杂的指令，更多的创造力。

使用VIM或GVIＭ最基本的配置，不包含任何插件相关的设置，VIM用于写verilog，非常欢迎大家在评论区分享讨论。 本文不进行插件的配置，不进行基本使用方式与使用技巧的说明，仅作为基本配置的分享交流 用GVIM/VIM写Verilog——VIM配置分享基本配置几点说明1，禁用方向键，使用 jk 代替ESC2，自动补全命令配置3，进行版权声明的设置4，一些其他映射 基本配置 set nocompatible "不兼容vi syntax on "语法高亮度显示 set noerrorbells " .