深入解析Cortex-M0中断优先级配置与系统控制优化

1. 从零开始：理解Cortex-M0中断系统的基石

如果你刚开始接触Cortex-M0这类微控制器，可能会觉得“中断优先级配置”听起来既抽象又复杂。别担心，我刚开始接触时也是一头雾水，总觉得这是芯片设计者才需要关心的底层细节。但后来在实际项目中踩过几次坑才发现，把中断优先级玩明白了，你的嵌入式系统才能既稳定又高效。简单来说，中断就像是你在专心写代码时，突然有人敲门找你处理急事。处理器（也就是你）需要暂时放下手头的工作，去处理这个紧急事件，处理完了再回来接着写。Cortex-M0内置的嵌套向量中断控制器（NVIC），就是那个帮你高效管理“谁在敲门”、“谁的事情更急”的智能管家。

NVIC和它的好搭档系统控制块（SCB），是Cortex-M0中断系统的两个核心。它们都位于一个叫做“系统控制空间（SCS）”的特定内存区域，地址从0xE000E000开始。NVIC主要负责管理所有外部中断（比如GPIO引脚变化、定时器溢出、串口收到数据等），而SCB则更多地负责系统级别的异常和功能，比如系统定时器（SysTick）、休眠模式控制等。我习惯把NVIC想象成公司的前台，负责接待和初步筛选所有外来访客（外部中断）；而SCB则是公司的管理层，处理内部紧急会议（系统异常）和决定公司是否进入节能模式（休眠）。

这里有个非常关键的点，也是我早期容易搞混的地方：对NVIC和SCB所有寄存器的访问，必须是32位整字访问。也就是说，你不能只读写一个字节或半字。它们的起始地址，NVIC通常是0xE000E100，SCB是0xE000E010（注意，不同资料或芯片可能略有差异，SCB常见地址也在0xE000ED00，具体需查芯片手册）。这个“整字访问”的特性，在后面设置中断优先级时会带来一个小小的麻烦，我们需要用“读-改-写”的操作来修改其中某一个中断的配置，这个我们后面会详细展开。

2. 中断的开关与状态：使能、挂起与清除

理解了NVIC和SCB的角色后，我们来看看如何具体控制一个中断。这个过程主要分为三步：使能中断、处理中断挂起状态、以及配置中断优先级。这一节我们先讲前两步。

中断使能和禁止：想让一个中断能够被处理器响应，你必须先打开它的开关。NVIC很贴心地为每个中断都提供了独立的开关，并且把“打开开关”和“关闭开关”的操作放在了两个不同的内存地址上。比如，中断使能寄存器（SETENA）地址可能是0xE000E100，而中断清除使能寄存器（CLRENA）地址是0xE000E180。这种设计有个巨大的好处：原子操作。假设你想使能第2号中断（假设对应某个定时器），在C语言中你可以直接操作：

// 使能中断 #2
*(volatile unsigned long *)(0xE000E100) = (1 << 2);
// 禁止中断 #2
*(volatile unsigned long *)(0xE000E180) = (1 << 2);

你不需要先读出整个寄存器的值，用“与”或“或”操作修改某一位后再写回去。直接向对应地址写入一个只有目标位为1的值，硬件会自动帮你完成精确的位操作。这避免了在多任务或中断环境下，两个操作同时读写寄存器导致的数据错乱风险。在实际项目中，我强烈建议使用芯片厂商提供的标准库（如CMSIS），代码会更安全易读：

#include “device.h” // 包含芯片头文件
// 使能UART1中断
NVIC_EnableIRQ(UART1_IRQn);
// 禁止U