本文介绍了如何使用Verilog在Xilinx ISE 14.7上设计秒表计时器，包括计时器使能信号的控制、数据增大的进位设计以及状态机的应用。在设计过程中，提到了时钟分频、级联计数器、小数点显示控制以及组合逻辑与时序逻辑在进位操作中的应用。详细讨论了设计中的关键点，如时钟控制、进位标志的提前量问题，并提供了工程代码链接。
使用工具：Xilinx ISE 14.7
使用Verilog实现秒表计时器
在设计秒表计时器中涉及到了计时器使能信号（start ，stop和inc（手动增加数位））以及计时器数据增大进位的设计
计时器的使能信号使用了状态机来控制方便从开始状态到暂停状态以及从暂停到继续状态的转换
计时器数据的操作使用了4个10进制计时器级联，低位数级会对高位数级产生影响，比如进位控制
具体设计如下：
为了方便系统的设计，因此将两个图整合得到：
在设计的时候需要注意的有：
1、对于时钟的控制，因为开发板的时间是1e-8秒每一个脉冲，而计时器是从1e-3秒开始计数的所以要对时钟进行分频
2、在进行计数器的设计时，使用低位数级的进位标志符一起控制高位数级
扫一扫
2424
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
