Modulesim Error: (vsim-3033) The design unit was not found的解决办法

MySQL相关常识欢迎使用Markdown234新的改变功能快捷键合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML 图表FLowchart流程图导出与导入导出导入 欢迎使用Markdown234 你好！ 这是你第一次使用 Markdown编辑器 所展示的欢迎页。如果你想学习如何使用Mark

1、报错：The design unit was not found，没有设置为顶层。

高云modelsim联合仿真报错3033

vivado与modelsim联合仿真时无法顺利完成，出现报错 **Error(vsim-3033)**：../bd/system/ip/system_fifo_generator_0_0/sim/system_fifo_generator_0_0.v(291): Instantiation of 'fifo_generator_v13_2_3' failed.The design unit was not found.

1、在工程完整的情况下（在这里我拿“按键控制led”这个小设计为例进行说明，这个设计包括key_filter和led_ctrl两个小模块），也就说我把key_filter(按键消抖)和led_ctrl(led控制)的代码都实现以后，分别生成他们的原理图（这个操作步骤我在这里不再赘述），然后新建一个原理图文件，在这个原理图文件里将这两个模块用信号线连接（包括输入输出以及模块之间的信号流动）。那我前边也说过，由于modelsim无法识别原理图，所以我们解决这个问题的关键就是将这个原理图转换成.v文件就可以了。

在QUARTUS中编译能够成功，Modelsim仿真时出现如下错误 ：“erro: Instantiation of '***' failed. The design unit was not found"。原因：在Modelsim中只能新建HDL类的文件，而不能采用原理图输入的方式，即Modelsim不能识别”原理图输入“方式。 解决方法：首先，将原理图文件怎么变成HDL文件，FILE-&gt...

使用Modelsim进行仿真时出现错误：Instantiation of ‘****’ failed. The design unit was not found.在进行仿真测试文件编写时，引用了除被仿真的主体文件之外的其他模块，比如IP核、仿真模型等，出现报错：Instantiation of ‘****’ failed. The design unit was ...

modelsim运行仿真时，出现Instantiation of 'ip_pll' failed. The design unit was not found问题，可能是modelsim中没有添加顶层文件，导致实例化失败。解决办法：在modelsim中添加rtl文件中的ip_pll.v文件，再重新仿真编译一次，错误消失。

使用modesim软件进行仿真： 在这个过程中遇到了很多问题，在这个文档中我将详细记录，在以后的工程设计中以备查看 首先将文件中的sim下Video_Image_Processor_TB文件整个复制粘贴到modesim的根目录中的examples 文件下，打开MPF文件，会自动打开modesim软件，这时候点击compile all会发现基本上所有的文件都不能发现；然后就需要将原有的文件都从工程中（注意不是从硬盘中删除）删除，然后添加已有的文件进入工程。这时候发现可以编译通过了，但是会发现直接仿真会错误：而

本文和设计代码由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。 问题原因 该问题经常出现在仿真时添加了其他模块辅助仿真，典型的如仿真模型，在小梅哥FPGA设计思想与验证方法视频教程里的按键消抖、串口接收里面都有这个过程，例如对于串口接收，我们在编写testbench仿真接收模块时，使用了串口发送模块来产生测试数据，而串口发送模块并不包...

Modelsim报错：**Error: (vaim-3033)G: /amei fpga tem/claa/cla1 fifo/pr/./testbench/mdcf t.(34): Intatatio of mydcfio failed. The design unit was not found 问题原因：tb文件中被例化的模块（需要被仿真的模块）没有被设置为顶层 解决方案：将被例化的模块设置为顶层 ...

把这个文件夹里面的asj库文件都拷贝到D:/CODE/nco/prj/simulation/modelsim/rtl_work/文件夹下。找到asj库文件的存放文件夹 D:/CODE/nco/prj/ip/nco-library/在用Modelsim仿真NCO IP核的时候报出了如下错误。然后重新对工程进行编译和仿真。

在FPGA的设计中，经常会遇到此类问题，如题目所示--"erro: Instantiation of '***' failed. The design unit was not found"，之前在QUARTUS中编译都能成功，然而到了用Modelsim仿真时，就出现这个问题，之后也在网上查阅了许多的资料，都没得到想要的答案。后来终于在国外的一篇博文中得到解答。     其问题在于，我们在用HD

错误一： 解决方法： 在quartus ii 中进行RTL simulation 时出现这种错误提示，一般就是加载ModelSim .exe文件的路径设置存在错误。可通过quartus ii 下的菜单 tools/ option/EDA Tool Options 中进行路径设置。使其指向相应的可执行文件。 错误二： 出现这种错误提示的原因可能是，在运行该ModelSim.e

fpga仿真出现问题Instantiation of 'key_model' failed. The design unit was not found.

报错信息含有Instantiation of 'xxx' failed. The design unit was not found.在左侧工具栏点击下边第二个选项卡Design Hierarchy。翻译为: “xxx”的实例化失败。然后右键你需要综合的module,选择第一个。若在对module进行综合时报错。然后再进行综合,问题就解决了。在以下界面可以查看到报错信息。

在使用modelSIM仿真的时候遇到一个问题Instantiation of 'GTP_GRS' failed. The design unit was not found.

1。我在ISE中启动modelsim时出现了下面的错误Loading work.tb_ic1_func# ** Error: (vsim-19) Failed to access library 'xilinxcorelib_ver' at"xilinxcorelib_ver".# No such file or directory. (errno = ENOENT)# ** Error: (vs...

1.设置计数器来除去振动，可是因为计数器触发时机设定在列信号变化时，所以每次检测总有四分之三的几率是行电平永远为高电平（和列信号中为高电平的几行对应）。后来用模块化思想，对每一个按键分开检测，只在列电平为低电平时触发，再统一起来就可以了。（这是对付矩阵键盘的个人方法） 2.按键不放，显示了“0”和应该显示的数字的叠加。 3.按键后行输出有一定几率会持续输出一个低电平，无视扫描电压，持续不到一秒，而...