数字电路篇--全加器和半加器

推导全加器的逻辑公式及其与半加器的联系

在数字电路设计中，加法运算是最基本的操作之一。为了实现二进制加法，我们需要使用称为加法器的电路。根据输入位的不同，加法器可以分为半加器和全加器。本文将重点介绍如何推导一位全加器的逻辑公式，并探讨其与一位半加器的关系。

1. 半加器和全加器简介

半加器 (Half Adder) 是一种能够将两个 1 位二进制数相加并产生一个和位 (sum) 和一个进位位 (carry) 的电路。它不考虑来自前一位的进位输入。

全加器 (Full Adder) 则是一种能够将两个 1 位二进制数以及一个来自前一位的进位输入 (carry-in) 相加，并产生一个和位 (sum) 和一个进位输出位 (carry-out) 的电路。全加器是构建多位加法器的基本单元。

2. 1 位半加器的逻辑公式

一位半加器的真值表如下：

通过观察真值表，我们可以推导出半加器的逻辑表达式：

• sum 在 (a=1, b=0) 和 (a=0, b=1) 时为 1，这对应于异或 (XOR) 运算：
  $$sum=(a\wedge \neg b)\vee (\neg a\wedge b)=a\oplus b$$
• carry 仅在 (a=1, b=1) 时为 1，这对应于与 (AND) 运算：
  $$carry=a\wedge b$$

3. 1 位全加器的逻辑公式

一位全加器的真值表如下（其中 c 代表进位输入，out 代表进位输出）：

我们可以通过找出真值表中输出为 1 的行（即最小项），然后将它们用或 (OR) 连接起来，来推导逻辑表达式。

推导 sum 的逻辑表达式：

sum 在以下情况下为 1：(a=1, b=0, c=0) 或 (a=1, b=1, c=1) 或 (a=0, b=0, c=1) 或 (a=0, b=1, c=0)。
$$sum=(a\wedge \neg b\wedge \neg c)\vee (a\wedge b\wedge c)\vee (\neg a\wedge \neg b\wedge c)\vee (\neg a\wedge b\wedge \neg c)$$
通过布尔代数化简，我们可以得到：
sum=(a∧¬b∧¬c)∨(¬a∧b∧¬c)∨(a∧b∧c)∨(¬a∧¬b∧c)={ ¬c∧[(a∧¬b)∨(¬a∧b)]}∨{ c∧[(a∧b)∨(¬a∧¬b)]}=[¬c∧(a⊕b)]∨[c∧¬(a⊕b)]=(a⊕b)⊕c \begin{align*} sum &= (a \land \neg b \land \neg c) \lor (\neg a \land b \land \neg c) \lor (a \land b \land c) \lor (\neg a \land \neg b \land c) \\ &= \{\neg c \land [(a \land \neg b) \lor (\neg a \land b)]\} \lor \{c \land [(a \land b) \lor (\neg a \land \neg b)]\} \\ &= [\neg c \land (a \oplus b)] \lor [c \land \neg (a \oplus b)] \\ &= (a \oplus b) \oplus c \end{align*}