Setup&Hold互卡问题和Useful Skew的影响

原创 已于 2023-06-15 17:24:33 修改 · 4.9k 阅读 · 129
于 2023-06-15 12:34:38 首次发布
文章探讨了Setup与HoldTiming冲突的成因，包括不同PVT条件下的celldelayvariation、library的setup和hold时间、uncertainty和derate约束以及clockcommonpath问题。针对这些问题，提出了通过替换cell、增加commonclockpath和调整clockskew等方法来解决setup与hold的互卡问题。同时，文章也讨论了setupviolation的修复策略，强调了调整clock路径对其他path的影响。

setup与hold timing互卡(conflict)现象的成因主要有哪些？如何解决？

成因上来说，setup&hold互卡主要有几种因素的影响：

a) 不同PVT条件下的cell delay variation较大

b) 某些cell的library setup time或library hold time特别大

c) setup与hold的uncertainty或者derate约束较为严格或悲观

d) launch, capture的clock common path很短，OCV因素导致setup和hold都很难收敛
有些path是某一种原因导致的，另外一些path可能是几种因素叠加而产生的互卡。

从path的类型上来说，主要有三种情况：

  1. 同一endpoint的setup&hold互卡，但startpoint不同

  2. 相同startpoint与endpoint的setup&hold互卡，但中间经过的data路径不同

  3. 相同startpoint与endpoint的setup&hold互卡，且经过的data路径完全相同

1, 2两种情况相对简单，只要仔细分析大概率可以找到有margin的点去修hold或者setup，最麻烦的是3)这种情况。在了解上面几种因素的基础上，我们可以看一条具体的path来分析这个问题。
例：假设下面的path在worst PVT条件下的setup slack如下所示：
在这里插入图片描述
而对应的best PVT条件下的hold slack如下：

标签
#经验分享
最低0.47元/天 解锁文章
时序违例修复实战：从setup/hold冲突到clock tree优化
最新发布
qsc9012345的博客
03-10 294
本文深入探讨了数字芯片后端设计中时序违例的修复实战，重点分析了setup与hold冲突的根源及其相互制约关系。文章指出，单纯优化数据路径往往陷入“互卡”僵局，并系统性地提出了通过优化时钟树（clock tree）这一核心骨架来破局的关键策略，包括调整时钟延迟与偏斜、应用非默认布线规则以及多角落协同优化等方法，为时序收敛提供了清晰的解决路径。
setup,hold修复
Yansiwei777的博客
11-06 4305
信号完整性（SI，signal integrity）violation的一种，SI据我所知也就只和crosstalk有关。对于case1的解决方案在发生以下情况不适用，在同一工作条件下，前一个模块存在hold违例，经过插buffer修正，却因此导致下一个模块存在setup违例。4）换setup/hold corner下skew更小的cell，如Iwt,这样setup和hold互卡情况会缓解。2）路径上的crosstalk（串扰）过大，对setup和hold都有影响。2）clock的ndr设置好。
setup和hold互卡问题剖析
芯冰乐
04-27 1112
当然，在不同corner下出现setup和hold互卡的情况也是最常见的。那么，一段timing path，如果launch clock latency为10ns，capture clock latency也为10ns，它们之间并没有common path，Data latency为1ns，Clock period为5ns。在计算setup时，launch path的ocv一般都是乘一个大于1的系数，假设是1.2，capture path的derate取0.8。这就变成了setup和hold互卡的情况了。
设计中可能会同时发生setup和hold的violation么？
fir2345的博客
06-08 1141
STA工具分别在max和 min条件下，分析setup/hold的违例，即设计中同时发生setup/hold违例可能发生在同一个工作条件下，也可能发生在不同的工作条件下。因此，在这种情况下，我们的hold slack是负的。再复制一个与门，在修复IN -> A -> C -> OUT路径上的hold violation的同时，而没有增加A -> D和B-C的延时。2、在A 上插入buffer，但是这会增加A -> D的延时，加剧A -> D的setup violation。
十几种修复setup和hold违例的方法
a617561994的博客
09-09 6036
在逻辑和物理上都应该尽量靠近capture端，也就是endpoint。在逻辑上更靠近endpoint能够保证插入的cells只会影响到有violation的path，物理上更靠近endpoint能够有效避免DRV，因为修hold时加入的cell普遍驱动能力较弱。的本质是一个时钟周期内上一级寄存器锁存的数据无法正确的传输到下一级寄存器并被正确地锁存，也就是数据跑的太慢了。插入buffer或者delay cell的位置，是靠近launch端还是capture端，还是并无任何要求呢？
Setup与Hold时序互卡怎么解决？
2601_94933057的博客
03-04 770
摘要：数字芯片设计中，Setup与Hold互卡是时序验证的关键难题。当修复Setup违例（需减少延迟）时，Hold违例（需增加延迟）随之出现，形成矛盾。互卡主要源于工艺角差异、单元特性、约束设置及公共路径过短等因素。解决方案包括：使用Useful Skew调整时钟延迟、优化数据路径、重构时钟树以延长公共路径、调整约束条件、替换单元类型等。优先保障Hold时序，因其无法通过降频修复。理解互卡成因并针对性优化，是解决这一时序收敛难题的核心。
Less is more——如何修复setup violation?
IC后端小白的博客
08-28 4748
对于setup violation，大家一定都非常熟悉，网上也有很多相关的资料。今天我们来介绍下对于项目后期ECO阶段，我们如何来修复setup violation. 首先我们来回顾一下setup的定义，简单来说，setup检查是为了检查数据传输不能太慢，否则，在目的寄存器的capture edge不能正确的锁存数据。如下图所示 用公式简单表示为： Tlaunch为launch clock path delay Tcapture为capture clock path delay Tdp为data pat
如何从Process维度评估芯片面积
weixin_37584728的博客
05-01 8561
如何从Process维度评估芯片面积 最近在小编知识星球上有不少星友问到工艺 Metal Stack 的相关问题。今天小编将从最基础的 Metal Stack 概念出发，详细解析在芯片规划前期如何去选择最佳的 Metal Stack。由于 Metal Stack 的选取影响到芯片的面积，因此小编又从 process 这个维度，进一步阐述了影响芯片面积的几大因素。 Metal Stack 介绍 Mx: First Inter-Layer Metal, 这类 metal 的最小宽度和最小间距均为 0.07um
DSMA工具修setup hold的方法
qq_47912980的博客
01-15 2834
5.在后期setup hold互卡的时候，如果不管hold，只修setup，而又都是最高驱动低阈值，可以使用-methods {remove_buffer}这个选项修setup，删去多余的buffer。2.修hold的时候用的delay cell用的阈值比较高，它对setup太敏感了，如果后期使用，尽量用LVT的delay cell。其他的cell同理尽可能用低阈值的cell。4.有的寄存器用的HVT的cell，他对setup的影响很大，换成LVT会好很多（后期修不动的情况）
（五）非常经典的setup和hold分析及违例修正方法
那么菜的博客
07-18 5238
总结为一句话：当前待传输的数据，相对于Capture edge来说，必须早来（setup time）晚走（hold time）。① T_dp：增加组合路径延时，通过插buffer、插delay cell、更换驱动、更换阈值的方法（组合逻辑深度的增加会增加芯片的面积、布线资源、功耗，可能产生在慢速工艺库条件下建立时间违例）图1为例，分析建立时间及保持时间。③ T_skew：采用positive skew(T_skew >0)，但是要注意可能引入的hold问题，以及前后级的margin问题。
时钟抖动（jitter）和时钟偏移（skew）的理解和建立/保持时间slack的计算
the_old_ghost的博客
09-11 1万+
带时钟抖动（jitter）的建立/保持时间计算
STA环境 - 时钟
Starry__的博客
03-28 1650
到第一级触发器CK端的时钟延迟，即input2reg。●。
后端500题ing
热门推荐
weixin_41788560的博客
03-25 5万+
后端500题
数字IC设计实现之hold violation修复大全
cy413026的博客
04-19 2万+
转自吾爱IC社区在知乎的专栏https://zhuanlan.zhihu.com/p/62537550 按照惯例今天这篇文章应该是昨天发出的，但是因为小编最近周末忙着往外地跑谈项目参加会议啥的，所以请大家谅解（短期内还是保持周更新）。今天这篇关于数字IC后端设计实现hold violation修复的分享也是昨晚在路上现写的，希望能够对大家有所帮助。 知识星球官方已于04.11号早晨完成技术升级...
秋招合集-数字后端
xunran111的博客
11-14 4530
数字后端秋招合集
soc设计方法与实现_数字IC设计实现之hold violation修复方法汇总
weixin_39541767的博客
11-30 1005
按照惯例今天这篇文章应该是昨天发出的，但是因为小编最近周末忙着往外地跑谈项目参加会议啥的，所以请大家谅解（短期内还是保持周更新）。今天这篇关于数字IC后端设计实现hold violation修复的分享也是昨晚在路上现写的，希望能够对大家有所帮助。知识星球官方已于04.11号早晨完成技术升级，小编的星球也可以正常使用了。考虑到个别星友可能还不知道，小编在此统一发个通知。目前星球进入快速发展期，人数已...
数字IC/FPGA_大话：setup, hold, uncertainty
yangyuf012的博客
12-01 2704
数字IC/FPGA_管中窥豹：setup, hold, uncertainty 数字电路中，setup, hold, uncertainty时啥东西 ？？？ //— 交锋第一轮—// A: STA（比如DC/PT中）时，uncertainty是描述什么东西的？里面有clk skew的成分吗？ B: STA时，的确有uncertainty，但是不是给skew留的。 A: 给jitter留的吗？ B: 再plus others。 A: uncertainty = skew + jitter + margin ？
时序分析基本概念介绍<Uncertainty>
Tao_ZT的博客
07-29 1万+
今天我们要介绍的时序分析命令是uncertainty，简称时钟不确定性。主要用来定义Clock信号到时序器件的Clock端可能早到或晚到的时间，降低了时钟抖动jitter...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值