如何在modelsim / vivado_ila 中显示状态机名字

最新推荐文章于 2026-06-15 15:32:47 发布
原创 最新推荐文章于 2026-06-15 15:32:47 发布 · 2.4k 阅读 · 7 ·
本内容遵循CC 4.0 BY-SA版权协议
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
标签
#fpga开发
本文介绍如何在ModelSim中通过编辑wave.do文件实现状态机信号的重命名与波形展示，并提供具体的虚拟类型定义及函数映射方法。同时，文中也提到了在VivadoILA中的信号重命名操作步骤。

modelsim中：

在 wave.do 中添加如下语句 会将cur_state 重定义为 usr_state,并添加到波形图中

virtual type { 
    {0x01 IDLE} 
    {0x02 START} 
    {0x04 MAIN_PRO} 
    {0x08 IDX_PRO} 
    {0x10 JUMP_WAIT} 
    {0x20 FULL_WAIT} 
    {0x40 FIFO_RST} 
    {0x80 MATCH_WAIT}
} FSM_TYPE

virtual function {
(FSM_TYPE)/tb_sqpg_top/sqpg_top/cur_state
} usr_state

add wave /tb_sqpg_top/sqpg_top/usr_state

注意0x02等数字中不允许有下划线_ 否则会报错

vivado_ila中：

右键要重命名的信号 -- edit enumeration

参考如何在Modelsim仿真中显示状态机名称 - 百度文库

使用vivado软件，状态机方法进行FPGA序列检测
03-28
使用vivado编写FPGA代码进行序列检测，其中附件中给出了具体的状态机结构，以及文件的提示。
Vivado18.3-Vivado Simulator仿真 学习笔记
weixin_42151221的博客
11-30 1万+
本视频学习自正点原子ZYNQ领航者FPGA视频-P9 1.Vivado Simulator仿真简介 Vivado 设计套件内部集成了仿真器Vivado Simulator，能够在设计流程的不同阶段运行设计的功能仿真和时序仿真，结果可以在Vivado IDE 集成的波形查看器中显示。Vivado 还支持与诸如ModelSim、Verilog Compiler Simulator (VCS)、Qu...
Xilinx FPGA:vivado状态机实现序列检测
loveyousosad的博客
06-11 509
一、项目内容：检测序列10010。
vivado 使用 ILA 默认仪表板
cckkppll的博客
04-12 1488
vivado 使用 ILA 默认仪表板
vivado case_【vivado(3)】序列检测/状态机
weixin_39957318的博客
11-21 2019
手机上不好看可用电脑看(1)首先建立一个工程名叫seq_det:详细步骤可查看：【vivado(1)】vivado软件的简单使用【vivado(2)】计数器/testbench仿真(2)建立一个design source如下所示：右击design source，选择addorcreatedesign source，然后next选择createfile，然后输入file name，...
从零构建RISC单周期模型机：FPGA实现CPU核心设计全流程
最新发布
wyjvip333的专栏
06-15 286
计算机体系结构是理解现代计算设备运行原理的基石，其核心在于中央处理器（CPU）的设计与实现。CPU通过取指、译码、执行等基本操作，协调控制数据在寄存器、算术逻辑单元（ALU）和存储器之间的流动，从而完成复杂的运算任务。掌握CPU设计原理，对于从事芯片设计、嵌入式系统开发和高性能计算等领域具有重要价值。在工程实践中，使用硬件描述语言（如Verilog/VHDL）在FPGA平台上实现一个简化但功能完整的模型计算机，是深入理解计算机工作原理的有效途径。本项目聚焦于**精简指令集（RISC）**和**单周期处理器*
Verilog硬件描述语言入门：从软件思维到硬件设计的思维转换
weixin_30765505的博客
06-04 495
硬件描述语言（HDL）是数字电路设计的基础工具，它不同于传统的软件编程语言，核心在于描述并行执行的硬件结构而非顺序执行的软件流程。其工作原理是通过代码映射到具体的逻辑门、触发器和连线，实现从行为描述到门级网表的综合。这一技术的价值在于能够高效设计复杂的数字系统，如处理器、通信接口和AI加速器。在FPGA开发和ASIC设计等应用场景中，掌握Verilog的模块化设计、wire与reg数据类型区别，以及阻塞与非阻塞赋值等关键语法，是构建可靠数字电路的基础，尤其对于实现通信算法和人工智能加速等高性能计算任务至关重
从神经元到FPGA：揭秘可编程硬件如何成为AI加速的理想载体
weixin_30628801的博客
06-06 297
在计算机体系结构中，并行处理和硬件加速是提升计算性能的核心技术。其原理在于通过专用电路或可重构逻辑，将算法直接映射到硬件层面执行，从而突破传统处理器串行执行的瓶颈。这种技术价值在于能实现极高的能效比和低延迟，特别适合处理规则化、数据密集型的任务。在应用场景上，从早期的信号处理、图像识别到当前火热的人工智能推理与训练，硬件加速已成为不可或缺的一环。本文聚焦于现场可编程门阵列这一关键技术平台，它通过可编程逻辑单元和互连资源，允许开发者自定义计算架构，为神经网络等并行算法提供接近底层、灵活高效的实现载体，是连接算
simvision如何设置状态机名显示到波形窗口中
weixin_42442786的博客
06-01 1974
本人在使用cadence旗下的simvision工具时，为了方便debug，想将FSM的名字显示到波形窗口中，最后在官网上找到了解决办法。
verdi波形中状态机信号用parameter的名字显示
weixin_41155581的博客
07-29 5478
一般来讲，状态机的编码会用parameter实现，但是在nwave中，有时状态机信号只会显示它的数值，而不是相应的parameter名，如果要检查跳转情况，就要不停的去把数值和相应的名字对应。可以使用ntrace中tools->extract interactive fsm，选择all stages后再点击ok，就可以在波形中显示状态机的状态名。 ...
关于Vivado和Modelsim联合仿真的爱恨情仇
qq_41894385的博客
02-15 8867
vivado和modelsim的快速联合仿真
vivado下ila文件的读取和显示
llljjlj的博客
06-23 4370
保存ila文件 file——>export——>export ila_data。可以保存为ila格式或者vcd格式 （可以在modelism下转化为wlf文件后打开查看波形。） 打开保存后的文件 方法一 Vivado下载入ila波形： tcl指令： 1.载入波形文件：（read_hw_ila_data 后面为ila文件的绝对路径） read_hw_ila_data E:/iladata.ila 2.显示波形文件 display_hw_ila_data 方法二 转化为modelism下文件波形文件类型，指令：
quartus和vivado查看是否生成状态机
weixin_44714064的博客
03-07 1266
找到工程下.runs文件夹下的synth_1中的.vds文件，用文本编辑器打开后，搜索“FSM”，有如下内容：INFO: [Synth 8-802] inferred FSM for state register 'state_reg' in module 'xxx'。1）在RTL Viewer中出现一个黄色的模块，放大后可以看到模块名为state，且模块的接口中包括我们定义的状态。在State Machine Viewer中，出现状态机表格，内容包括：源状态、目标状态和跳转条件。2）（此项不一定都有）
Verilog直接显示状态机名称的办法
孤独的单刀
11-08 5364
通过本文您可能会了解：如何在仿真状态机时直接显示状态名，而非二进制数字。
VIVADO中ILA抓取三段式状态机中组合逻辑信号注意事项
独木舟216的博客
09-26 2651
抓取三段式状态机中组合逻辑信号会出现以下错误！ [DRC LUTLP-1] Combinatorial Loop Alert: 2 LUT cells form a combinatorial loop. 使用ILA抓取三段式状态机中，组合逻辑的 RdState 和 NxtRdState，NxtRdState出现如下错误 This can create a race condition. Timing analysis may not be accurate....
VIVADO仿真功能系列
码农-做一个勤奋的人
05-20 9434
版权声明：本文为CSDN博主「FPGADesigner」的原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接及本声明。 原文链接：https://blog.csdn.net/FPGADesigner/article/details/81807296 一、仿真功能概述 仿真FPGA开发中常用的功能，通过给设计注入激励和观察输出结果，验证设计的功能性。Vivado设计套件支持如下仿真工具：Vivado Simulator、Questa、ModelSim、IES、VCS、Rivera-
Vivado simulation使用简介
u011816009的博客
02-13 1万+
作为FPGA入门小白，使用vivado simulation进行仿真分析是必不可少的，但是对simulation界面的使用一直不是很熟悉，现在此做详细的总结。 基本操作 Vivado Simulator是一款硬件描述语言事件驱动的仿真器，支持功能仿真和时序仿真，支持VHDL、Verilog、SystemVerilog和混合语言仿真。点击运行仿真后，工具栏中显示了控制仿真过程的常用功能按钮： 上述...
postgresql 的SQL命令
xianyinsuifeng的博客
01-29 313
postgresql 的SQL命令。
在verdi波形中显示状态机名字
热门推荐
m0_38037810的博客
08-27 1万+
在RTL中，状态机编码一般是用parameter常量，变量名是大写，变量的值一般是onehot或者格雷码，为了波形中清楚地识别每个状态，最好在波形中显示状态机名字。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值