PCB工艺误差层偏带来的影响

PCB工艺误差层偏带来的影响

1.1层偏定义和影响

层偏是在制造时候的工艺误差PCB叠层之间压合的时候出现的偏差。

上图情况就是出现层偏移，理想情况下层叠在压合的时候，过孔中心是对齐的。实际过程中存在偏差，里面上面的BGA走线区域需要打孔引到下面层才能出现，
过孔跟铜皮的网络不一样的是会与铜皮之间有隔离。BGA区域密集走线的情况下，有时很难避免走线走在过孔与铜皮之间的隔离区域，参考平面发生变化，出
现阻抗不连续的情况。但即使你刚好走在有参考铜皮上，也可能出现PCB叠层偏移过孔中心没有对齐例如上图，也会让走线参考平面发生变化，阻抗不连续。

1.2实例分析

使用仿真软件提取S参数，通过插损，阻抗来对比层偏的影响。
插损

回损

阻抗


虽说影响不是很大，但是也会造成影响，我们在设计PCB的时候都要各个方面都要考虑到，有可能仿真是没有的问题，但是由于工艺误差造成信号通过不了，所以在设计中
要考虑各种影响因素留有一定余量。