ALLEGRO 16.6 DRC 报错及解决

最新推荐文章于 2026-06-06 13:29:38 发布
原创 最新推荐文章于 2026-06-06 13:29:38 发布 · 9.9k 阅读 · 6 ·
本内容遵循CC 4.0 BY-SA版权协议
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
收录于
cadence

当前文章被收录于：

cadence
4 篇文章 2 人学习
订阅专栏 查看详情
本文针对ORCAP设计软件中常见的两种错误进行了解析与指导。一是封装名包含空格或回车导致的ORCAP-36052错误，解决办法是删除并重新输入正确的封装名；二是网络名设置为NC引发的ORCAP-36033错误，解决方案是更改为其他名称，并使用X标识设置引脚为noconnect。

1、#1 ERROR(ORCAP-36052): Value for property PCB Footprint contains carriage return for RP1.

问题描述及解决：封装名包括空格或回车，delete后重新填写

2、#1 ERROR(ORCAP-36033): Net named "NC" found on the design. Please rename the net.

问题描述及解决：网络名不能为NC，将NC网络名删掉，该引脚设置no connect   的“X”标识

 

标签
#allegro 16.6 #drc
3.40 OrCAD输出网表出现“Duplicate Pin Name”错误时应该怎么处理？OrCAD输出网表出现“Illegal character”错误时应该怎么处理？
嵌入式学习资料的博客
11-14 7523
3.40 OrCAD输出网表出现“Duplicate Pin Name”错误时应该怎么处理？OrCAD输出网表出现“Illegal character”错误时应该怎么处理？
避坑指南：Cadence Allegro 16.6 中原理图模块化，为什么你的电气检查总报错？
最新发布
weixin_30603633的博客
06-06 303
本文深度解析Cadence Allegro 16.6原理图模块化设计中常见的电气检查报错问题，包括端口类型不匹配、元件命名冲突和电源地系统隔离等三大高频场景。通过工程思维拆解问题本质，提供可立即落地的解决方案，帮助设计者规避陷阱，提升设计效率。
ALLEGRO所有DRC错误解释
11-09
最全的ALLEGRO PCB中DRC错误解释，提高设计效率！
Allegro PCB-- DRC 报错处理 & 检查
tianpu2320959696的博客
08-17 4444
如何在Allegro16.6版本中关闭包间约束功能。具体操作步骤为：依次点击菜单栏中的'setup'-'constraint'-'modes'-'designmodes'-'packagetopackage',然后关闭该选项。
Cadence SPB17.4 - Allegro - 铺铜后DRC报错
tianpu2320959696的博客
01-13 6628
0000
orcad 生成网表时 ERROR(ORCAP-36052): Value for property PCB Footprint contains carriage return for C23.
不解不惑
03-15 1万+
出现问题原因是封装名字填写有问题 ，里面出现了空格，换行等符号 解决办法： 对有问题的封装右键edit进行编辑，填写正确的封装。
错误处理(Error-Handling)：为何、何时、如何
wei_yongtao的专栏
04-27 568
<br />详见：http://blog.csdn.net/pongba/archive/2007/10/08/1815742.aspx
Allegro PCB设计避坑指南：DRC报错处理全攻略（附16.6版本实操）
julia4scientist的博客
02-16 1014
本文详细解析Allegro PCB设计中DRC报错的系统化处理方法，特别针对16.6版本提供实操指南。从基础认知到高频报错场景解析，再到版本特异性问题解决方案，帮助工程师高效处理元件重叠、禁布区违规等常见问题，并建立工程级DRC管理策略，显著提升设计质量与效率。
cadence SPB17.4 - allegro DRC检查
博客标题不能为空
05-02 1万+
cadence SPB17.4 - allegro DRC检查 前言 在看allegro布线之后，DRC的资料。 没有找到很详细的资料(要检查哪些规则? 怎么跳转到具体的DRC报错处?) 笔记 设置DRC规则 所有规则，都在规则管理器里面设置。 DRC时，检查的项目都是根据规则管理器的约定来的。 所以，布线前或查看DRC前，都需要先确认规则管理器中设置了所有规则。 在规则管理器里面，将该设置的规则(e.g. 线宽，间距)都设置上。不知道的规则就用默认的。 设置分析模式 虽然规则已经设置好，也不一定会DR
ALLEGRO 16.6 DRC错误代码详解资料
gitblog_06730的博客
04-28 413
ALLEGRO 16.6 DRC错误代码详解资料 【下载地址】ALLEGRO16.6DRC错误代码详解资料 《ALLEGRO中常见的DRC错误代码意思.pdf》是一份针对ALLEGRO 16.6用户的实用指南，深入解析了PCB设计过程中常见的DRC错误代码。通过这份资料，设计师能够快速理解各类错误代码的具体含义，精准定位...
从DRC报错到精准修复：Allegro区域规则设置的实战技巧
j7k8l的博客
02-08 508
本文详细解析了Allegro区域规则设置在解决DRC报错中的实战技巧，特别是针对SMD引脚间距不足的问题。通过SPB17.4版本的约束集和规则区域设置，工程师可以精准修复设计冲突，提升PCB设计效率。文章还涵盖了高级技巧、疑难排查和实际案例，为高速PCB设计提供专业指导。
allegro16.3设置使VIA打在PAD上不提示DRC
Jessica的博客
04-24 1万+
1、Setup->Constraints->Constraint Manager->在弹出的页面:Analyze->:Analysis Modes->Physical Modes->Pad-pad direct connect 选择off关闭； 2、Analysis Modes->Spacing Modes->Pins->SMD...
Allegro16.3设置使VIA打在PAD上不提示DRC
tianpu2320959696的博客
08-19 734
提供了解决Allegro设计规则检查(DRC)问题的步骤，包括如何在ConstraintManager中调整设置，如关闭Pad-paddirectconnect连接，以及取消SMDpin到thruvia的间距模式勾选，帮助用户有效解决各类DRC报错。1、Setup->Constraints->Constraint Manager->在弹出的页面:Analyze->:Analysis Modes->Physical Modes->Pad-pad direct connect 选择off关闭；
cadence SPB17.4 capture and cis 全部错误消息列表
博客标题不能为空
03-31 3万+
前言 在整理层次原理图，中间遇到好多编译警告和错误。 刚将封装之外的错误和警告都消掉了。 再想，官方对于错误消息有没有一个汇总和解释呢？ 在本地帮助文件中找到了, capture的所有错误消息说明文件如下： file:///D:/Cadence/SPB_17.4/doc/orcadmsgref/ORCAP_Messages.html OrCAD Capture Messages Reference Guide Product Version 17.4-2019, October 2019 4 ORCAP M
ORCAD导网表报错
weixin_40305633的博客
09-01 1万+
这类报错，是器件的PCB Footprint 这栏信息缺失；可以在原理图中，选择对应的器件，双击，进入到器件属性编辑；在使用ORCAD导出网络表时，经常会遇到各种报错提示；补充完PCB Footprint 栏信息即可。...
cadence生成网络表时出现如下错误，解决办法
热门推荐
digent的专栏
08-13 4万+
（1）Warning "No_connect" #1 Warning [ALG0047] "No_connect" property on Pin "P1.8" ignored forP1: SCHEMATIC1, 13)URAT (7.90, 1.20). Connecting pin to net "N16811229".&H)K]‑hwM $k3D3pd‑T$W7he ALG0047，
allegro报错查找办法
blueoce的博客
06-28 1710
Cadence17.4快速上手（学习笔记）
m0_48919895的博客
04-20 1万+
颜色设置：options->perference->Color/Print格点设置：options->perference->Grid DisplaySechematic Page Grid：设置原理辑器格点Part and Symbol Grid：设置元器件编辑器格点点击Snap To Grid（工具栏图标）->打开/关闭 抓取格点路径：安装目录/cadence/spb17.4/tools/capture/library/*.olbAmplifier.olb：模拟放大器IC。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值