物理量子比特与逻辑量子比特：从脆弱性到容错性

摘要：物理量子比特受限于退相干时间和操作误差，无法直接支撑大规模量子计算。逻辑量子比特通过量子纠错码将信息冗余编码到多个物理量子比特中，实现错误率低于物理层的容错存储。本文系统阐述了两者的本质区别、编码映射关系、开销权衡，以及在动态表面码架构下的演进路径。

---

1. 物理量子比特：脆弱的量子信息载体

1.1 物理量子比特的局限性

物理量子比特（Physical Qubits）是量子计算硬件的基本单元，由真实的物理系统实现（如超导Transmon量子比特、离子阱、光量子等）。尽管近年来物理量子比特质量显著提升，但仍面临根本性限制：

物理限制	典型数值（超导）	影响
T₁弛豫时间	100-300 μs	能量衰减导致信息丢失
T₂相干时间	100-500 μs	相位退相干限制计算深度
单比特门错误率	0.01%-0.1%	累积误差破坏量子态
双比特门错误率	0.1%-1%	门操作引入关联错误
测量错误率	0.5%-2%	syndrome提取不精确

这些误差意味着，对于包含1000个门的电路，即使每个门的保真度为99.9%，整体保真度也仅有 exp(−1000×10−3)≈0.37 ，几乎无法执行有意义的计算。

图1：表面码中的物理错误示意图。左：相位翻转错误（Z错误）；右：比特翻转错误（X错误）。红色标记表示错误位置，黄色为数据量子比特，蓝色为测量量子比特（来源：Google Research Blog）

1.2 物理量子比特的多样性

当前主要物理实现平台包括：

• 超导量子比特（Google, IBM, Rigetti）：T₁ ~ 100μs，门时间 ~ 20ns，可实现快速操作但相干时间有限

• 离子阱（IonQ, Honeywell）：T₂ ~ 10s，全连通性，但门速度较慢（~10μs）

• 中性原子（QuEra, Atom Computing）：可扩展性强，支持动态重配置

• 光量子（PsiQuantum, Xanadu）：室温操作，适合量子通信

不同平台的错误特性差异显著，这影响了逻辑编码策略的选择。

---

2. 逻辑量子比特：容错编码的抽象层

2.1 逻辑量子比特的定义与特性

逻辑量子比特（Logical Qubits）是将量子信息编码到多个物理量子比特的集体态中形成的抽象量子比特，满足：

∣ψ⟩L​=α∣0⟩L​+β∣1⟩L​

其中 ∣0⟩L​ 和 ∣1⟩L​ 是编码空间的基态，由 n 个物理量子比特的纠缠态构成。

逻辑量子比特的核心优势：

• 错误抑制：逻辑错误率 pL​ 随码距 d 指数下降

• 长寿命：逻辑相干时间 TL​≫T2​ （物理相干时间）

• 可操作：支持逻辑门、测量和初始化

图2：从物理量子比特到逻辑量子比特的编码示意图。多个物理量子比特（蓝色点）通过纠错码构成一个逻辑量子比特（黑框）（来源：Intro to Quantum）

2.2 逻辑量子比特的编码效率

编码效率由编码率（Encoding Rate）衡量：

r=nk​

其中 k 为逻辑量子比特数，n 为物理量子比特数。主要编码方案的开销对比如下：

表格

编码方案	物理比特数 n	逻辑比特数 k	码距 d	阈值	编码率
表面码	2d2−1	1	d	~1%	O(1/d2)
Steane码	7	1	3	~0.1%	1/7
Shor码	9	1	3	~0.1%	1/9
色码	(d2+1)/2	1	d	~0.1%	O(1/d2)
QLDPC码	O(k)	k	O(n)	~0.1-1%	O(1)

表面码虽然编码率低，但因其高阈值和局部连接性，成为当前主流选择。

---

3. 编码映射：从物理到逻辑的转换机制

3.1 稳定子编码框架

逻辑量子比特通过稳定子（Stabilizer）约束定义。对于 [[n,k,d]] 量子码，稳定子群 S 由 n−k 个独立的Pauli算子生成：

S=⟨S1​,S2​,...,Sn−k​⟩

编码空间（码空间）为满足所有稳定子本征值为+1的态：

C={∣ψ⟩:Si​∣ψ⟩=∣ψ⟩,∀i}

表面码实例：

• 距离-d 表面码使用 n=2d2−1 个物理量子比特

• 编码 k=1 个逻辑量子比特

• 稳定子包括 Z -型（plaquette）和 X -型（star）算子

图3：表面码中的逻辑算子与稳定子。(a) Z型逻辑算子（红色）沿垂直方向贯穿晶格；(b) X型逻辑算子（蓝色）沿水平方向贯穿。绿色和黄色分别代表Z型和X型稳定子（来源：Physics Stack Exchange）

3.2 Syndrome提取与错误诊断

逻辑量子比特的syndrome是稳定子测量的结果，用于诊断错误而不破坏编码信息：

si​=⟨ψ∣Si​∣ψ⟩∈{+1,−1}

• si​=+1 ：无错误（或错误与 Si​ 对易）

• si​=−1 ：检测到错误（错误与 Si​ 反对易）

动态表面码中的实时Syndrome处理： 在现代实验中（如Google 2024年的工作），syndrome提取周期缩短至 1μs，通过FPGA实时解码器实现错误的即时诊断与纠正。

---

4. 逻辑错误率缩放定律

4.1 阈值行为与超阈值抑制

逻辑错误率 pL​ 与物理错误率 p 的关系遵循阈值定理：

pL​∼C(pth​p​)(d+1)/2

其中 pth​ 为编码阈值，C 为常数，d 为码距。

关键观察：

• 当 p<pth​ （亚阈值）：逻辑错误率随 d 增加而指数下降

• 当 p>pth​ （超阈值）：增加码距反而增加逻辑错误率

图4：逻辑错误率随纠错周期的变化。距离-5（红色）和距离-7（蓝色）编码的逻辑错误率低于物理错误率（黑色），实现了低于阈值的纠错（来源：Google Quantum AI）

4.2 实验验证的里程碑

2022-2025年关键实验：

表格

实验团队	编码	物理错误率	逻辑错误率	寿命提升
Google (2022)	距离-3	~0.1%	~0.05%	2x
ETH/QuTech (2022)	距离-3	~0.06%	~0.03%	2x
Google (2024)	距离-5	~0.06%	~0.02%	3x
Google (2024)	距离-7	~0.05%	~0.01%	5x
ETH/Google (2025)	距离-5+实时解码	~0.05%	~0.015%	3.3x

这些实验首次证明了逻辑量子比特优于物理量子比特（Better-than-physical），标志着容错量子计算的可行性。

---

5. 逻辑量子比特的操作：超越存储

5.1 逻辑门的实现挑战

逻辑量子比特不仅要存储信息，还必须支持通用量子门集（Clifford + T门）。实现方式包括：

1. 横向门（Transversal Gates） 在同一编码块内对所有物理量子比特并行操作，天然保持编码空间：

• 优点：容错、易实现

• 局限：表面码不支持横向T门（非Clifford门）

2. 格点手术（Lattice Surgery） 通过合并和分离表面码块实现逻辑门：

• CNOT门：通过邻近码块的边界测量实现

• 优点：仅需局部操作，适合2D架构

• 开销：需要额外的"桥接"区域

图5：通过格点手术实现逻辑量子比特操作。(a) 两个分离的逻辑量子比特；(b) 测量联合稳定子实现合并；(c) 码块分裂与态传输；(d) 最终态（来源：Nature）

3. 魔法态蒸馏（Magic State Distillation） 为实现非Clifford门（如T门），需要高保真度的魔法态 ∣H⟩=cos(π/8)∣0⟩+sin(π/8)∣1⟩ 。

5.2 逻辑操作的开销分析

表格

操作类型	物理门数	时间开销	错误传播
逻辑初始化	O(d)	O(d)	低
逻辑测量	O(d)	O(d)	低
逻辑H门	O(d2)	O(d)	中
逻辑CNOT	O(d2)	O(d)	中
逻辑T门（魔法态）	O(d2)	O(d)	高

开销优化策略：

• 代码变形（Code Deformation）：在操作期间临时改变码的几何结构

• 动态码距调整：存储时高码距，操作时降低码距以容纳门电路

• 早期容错协议（Early-FTQC）：允许有限的非容错操作以减少开销

---

6. 开销优化：从二次到常数 overhead

6.1 表面码的开销困境

传统表面码的物理-逻辑比特比为：

kn​=2d2−1=O(d2)

要达到 pL​∼10−10 （适合Shor算法），需要 d∼20−30 ，即 800-1800个物理量子比特/逻辑量子比特。

对于1000个逻辑量子比特的量子计算机，需要 百万级物理量子比特，远超当前硬件能力。

6.2 低开销编码的突破

2024-2026年的理论进展：

1. 高阈值低开销编码（Bravyi et al., 2024） 通过准循环码（Quasi-Cyclic Codes）与表面码的混合：

• 使用 n=288 个物理量子比特保护 k=12 个逻辑量子比特

• 每个逻辑量子比特仅需 24个物理比特（vs. 表面码的~50个）

• 维持近100万syndrome周期的相干

图6：高阈值低开销量子存储架构。(a) 准循环码的校验结构；(b) 与表面码的混合编码布局；(c) 稳定子测量电路；(d) 芯片布局（来源：Nature）

2. 常数开销容错计算（Xu et al., 2024） 利用可重配置原子阵列和QLDPC码：

• 证明对于一般噪声模型，可实现常数开销容错

• 即物理-逻辑比特比为 O(1) ，与逻辑比特数无关

3. 逻辑算子测量法（Williamson & Yoder, 2026） 通过"gauging"技术测量逻辑算子：

• 任意Pauli算子的开销为 O(Wlog3W) ，W 为算子权重

• 相比传统方法的 O(W2) 显著降低

6.3 开销对比总结

表格

编码方案	物理比特/逻辑比特	逻辑错误率	适用阶段
表面码 (d=3)	~17	~10⁻²	NISQ演示
表面码 (d=5)	~49	~10⁻³	早期容错
表面码 (d=7)	~97	~10⁻⁴	实用计算
混合准循环码	~24	~10⁻⁶	量子存储
QLDPC常数开销	O(1)	~10⁻⁸	大规模计算

---

7. 动态表面码中的逻辑量子比特管理

7.1 动态资源分配

在动态表面码架构中，逻辑量子比特的资源分配是时变的：

存储阶段（静态）：

• 高码距（d=7−11 ）

• 低syndrome提取频率（节能）

• 高编码开销

计算阶段（动态）：

• 临时降低码距（d=3−5 ）以容纳逻辑门

• 增加syndrome频率以快速检测操作引入的错误

• 通过格点手术实现门操作后恢复高码距

7.2 逻辑量子比特的"热插拔"

Siegel等人（2023）的自适应表面码支持逻辑量子比特的动态创建与销毁：

• 临时缺陷：当物理量子比特失效时，逻辑量子比特可"迁移"到健康区域

• 码块分裂：一个高码距逻辑比特可分裂为两个低码距比特，执行CNOT后合并

• 状态保持：在整个过程中，逻辑信息的相干得到维持

图7：表面码中的缺陷管理与逻辑比特迁移。通过在缺陷区域周围重新配置稳定子，逻辑量子比特可绕过损坏的物理比特（来源：Physics Stack Exchange）

---

8. 未来展望：逻辑量子比特的规模化

8.1 百万级逻辑量子比特路线图

实现实用量子计算（如破解RSA-2048）需要约 4000个逻辑量子比特 和 1012 个T门。按当前最佳编码效率，这需要：

表格

技术节点	物理量子比特数	预计时间
当前	1000-5000	2025
第一代容错	10⁵-10⁶	2027-2030
实用量子计算	10⁶-10⁷	2030-2035

8.2 异构逻辑量子比特架构

未来的量子计算机可能采用多种逻辑编码共存：

• 表面码逻辑比特：用于存储和Clifford门（高阈值、易操作）

• 色码/QLDPC逻辑比特：用于特定算法的优化

• 猫态逻辑比特：用于玻色子量子计算平台

• 动态转换：在计算过程中根据需要转换编码类型

---

9. 结论

物理量子比特与逻辑量子比特的关系类似于晶体管与逻辑门的关系：前者是物理基础，后者是抽象层。通过量子纠错，逻辑量子比特将多个不完美物理量子比特的集体行为转化为一个近乎完美的量子信息单元。

从动态表面码的视角看，逻辑量子比特不再是静态的存储单元，而是动态可调的资源——其编码强度、空间位置和操作能力可根据计算需求实时调整。这种灵活性是迈向实用容错量子计算的关键。

当前，我们正处于从物理优势向逻辑优势转变的历史节点：2024-2025年的实验已证明逻辑量子比特的寿命和保真度可超越物理量子比特。下一步的挑战在于降低编码开销（从 O(d2) 到 O(1) ）和实现通用逻辑门集的容错操作。

量子计算原理详解：从物理比特到逻辑容错

第一部分：物理层与抽象突破

1. 物理量子比特：脆弱的信息载体

物理量子比特（Physical Qubits）是硬件的基本单元。尽管技术在进步，但其环境敏感性导致的相干性缺失仍是核心瓶颈。

1.1 物理限制与影响

物理限制	典型数值（超导）	影响
$T_1$ 弛豫时间	100–300 $\mu$s	能量衰减导致信息丢失
$T_2$ 相干时间	100–500 $\mu$s	相位退相干限制计算深度
单比特门错误率	0.01%–0.1%	累积误差破坏量子态
双比特门错误率	0.1%–1%	门操作引入关联错误
测量错误率	0.5%–2%	Syndrome 提取不精确

对于包含 1000 个门的电路，若单门保真度为 99.9%，整体保真度仅为 $F \approx \exp(-1000 \times 10^{-3}) \approx 0.37$，这使得大规模无纠错计算几乎不可能实现。

1.2 物理实现平台对比

• 超导量子比特 (Google, IBM): 操作极快 (~20ns)，但相干时间较短。

• 离子阱 (IonQ, Quantinuum): 全连通性，相干时间极长 (~10s)，但门速度慢。

• 中性原子 (QuEra): 高扩展性，支持动态重配置。

• 光量子 (PsiQuantum): 室温操作，天然适合量子通信。

---

2. 脉冲级量子电路优化

为了突破抽象逻辑门与底层物理控制之间的隔阂，必须进入脉冲级优化。

2.1 哈密顿量控制

在超导架构中，单比特门由微波脉冲驱动，哈密顿量为：

$$H_{\text{single}}(t) = \frac{\hbar}{2} \left[ \omega_q \sigma_z + \Omega(t) \left( \cos(\phi(t))\sigma_x + \sin(\phi(t))\sigma_y \right) \right]$$

对于交叉共振（CR）门，包含耦合项：

$$H_{\text{CR}}(t) = \hbar g \sigma_z^{(c)} \sigma_x^{(t)} + \sum_{k=1}^{2} \hbar \Omega_k(t) \sigma_{\phi_k}^{(k)}$$

2.2 优化算法：GRAPE 与 CRAB

• GRAPE (梯度上升脉冲工程): 通过迭代优化 $\{u_k(t_j)\}$ 最大化保真度：

  $$\Phi = \text{Tr}[U_{\text{target}}^{\dagger} U(T)] - \lambda \sum_{k,j} u_k^2(t_j)$$

• CRAB: 在随机低维子空间搜索参数，将复杂度从 $O(N_t N_c)$ 降至 $O(N_{\text{freq}})$。

2.3 瞬态纠缠门 (TET) 与泄漏抑制

利用非绝热跃迁实现高保真度，需通过谱带约束抑制高阶能级泄漏：

$$|u_k(\omega)|^2 = 0, \quad \omega \in [\omega_{\text{leak}} - \delta, \omega_{\text{leak}} + \delta]$$

---

第二部分：架构层与逻辑编码

3. 硬件感知编译与 QIR

量子中间表示（QIR）必须嵌入硬件的物理特性，如频率碰撞图，其边权定义为：

$$w_{ij} = \frac{g_{ij}^2}{\Delta_{ij}^2 - \alpha^2}$$

3.1 动态调度优化

编译器需基于实时校准数据（门时间热图 $T_{\text{gate}}$ 和串扰矩阵 $X_{ij}$）重新评估策略：

$$\min_{\pi} \sum_{k} T_{\text{gate}}(g_{\pi(k)}) \quad \text{s.t. } X_{ij}(t) < X_{\text{th}}$$

3.2 原生门综合

例如，受控非门（CNOT）在可调耦合架构中常分解为 iSWAP 原生门：

$$U_{\text{iSWAP}}(\theta) = \exp\left( -i\theta (\sigma_{+}^{(i)}\sigma_{-}^{(j)} + \sigma_{-}^{(i)}\sigma_{+}^{(j)}) \right)$$

---

4. 逻辑量子比特：容错的基石

逻辑量子比特是将信息编码在 $n$ 个物理比特的纠缠态中，形成 $|\psi\rangle_L = \alpha|0\rangle_L + \beta|1\rangle_L$。

4.1 编码方案开销对比

编码方案	物理比特数 n	逻辑比特数 k	码距 d	阈值	编码率
表面码	$2d^2 - 1$	1	$d$	$\sim 1\%$	$O(1/d^2)$
Steane 码	7	1	3	$\sim 0.1\%$	$1/7$
QLDPC 码	$O(k)$	$k$	$O(\sqrt{n})$	$0.1\%-1\%$	$O(1)$

4.2 稳定子框架与 Syndrome 提取

逻辑态由稳定子群 $S$ 定义：$C = \{ |\psi\rangle : S_i |\psi\rangle = |\psi\rangle \}$. 错误诊断通过测量本征值 $s_i = \langle \psi | S_i | \psi \rangle$ 实现。

---

5. 逻辑错误率缩放定律

逻辑错误率 $p_L$ 遵循阈值定理：

$$p_L \sim C \left( \frac{p}{p_{\text{th}}} \right)^{\frac{d+1}{2}}$$

实验里程碑（2024-2025）： Google 证明了距离-7 编码可将逻辑错误率降至 ~0.01%，首次实现“逻辑优于物理”（Better-than-physical）。

---

第三部分：高级设计与未来规模化

6. 量子核设计与张量网络对齐

量子核 (Quantum Kernel) 是在特定拓扑上可执行的最大子电路：

$$K = \arg \max_{S \subseteq C} E(S) \quad \text{s.t. } S \cong T_{\text{hw}}$$

变分量子电路（VQC）的表达能力由**量子费舍尔信息矩阵（QFIM）**量化：

$$F_{ij}(\theta) = 4 \text{Re} \left[ \langle \partial_i \psi | \partial_j \psi \rangle - \langle \partial_i \psi | \psi \rangle \langle \psi | \partial_j \psi \rangle \right]$$

7. 低开销编码突破（2024-2026）

• 准循环码 (Quasi-Cyclic): 288 物理比特保护 12 逻辑比特，大幅提升效率。

• 常数开销容错: 证明物理-逻辑比可以达到 $O(1)$，与逻辑比特数无关。

8. 规模化路线图

技术节点	物理比特数	目标	预计时间
当前	$10^3$	逻辑比特演示	2025
第一代容错	$10^5 - 10^6$	早期算法应用	2027-2030
实用量子计算	$10^7$	破解 RSA-2048	2035 左右

---

结论： 量子计算正处于从“物理驱动”向“逻辑容错”转变的关键节点。通过脉冲级优化、动态表面码管理以及 QLDPC 等新型编码技术，我们正在将不完美的物理系统转化为近乎完美的逻辑信息单元。

---

参考文献

: Bravyi, S., et al. (2024). High-threshold and low-overhead fault-tolerant quantum memory. Nature, 627, 778-782.

: Xu, Q., et al. (2024). Constant-overhead fault-tolerant quantum computation with reconfigurable atom arrays. Nature Physics, 20, 1084-1090.

: Williamson, D.J., & Yoder, T.J. (2026). Low-overhead fault-tolerant quantum computation by gauging logical operators. Nature Physics, 22, 156-162.

: Siegel, A., et al. (2023). Adaptive surface code for quantum error correction in the presence of temporary or permanent defects. Quantum, 7, 1065.

: Ryan-Anderson, C., et al. (2021). Realization of real-time fault-tolerant quantum error correction. Physical Review X, 11(4), 041058.

: Marques, J.F., et al. (2022). Logical-qubit operations in an error-detecting surface code. Nature Physics, 18, 80-86.

: Bonilla Ataides, J.P., et al. (2021). The XZZX surface code. Nature Communications, 12, 2172.

: Hong, Y., et al. (2024). Entangling four logical qubits beyond break-even in a nonlocal code. Physical Review Letters, 133(18), 180601.