目录
本文的目的是阐述RTL中的整数表示
1. 整数表示
如果将最高位作为符号位,就是有符号整数,否则就是无符号整数
1.1. 无符号数 unsigned
verilog中unsigned或者不加,就为无符号数
即对于Nbit的无符号数,二进制 N ′ b 000...00 → N ′ b 111...11 N'b000...00→N'b111...11 N′b000...00→N′b111...11,表示十进制 0 → ( 2 N ) − 1 0→(2^{N})-1 0→(2N)−1
1.2. 有符号数 signed
verilog中signed,就为有符号数。有符号数用补码表示
● 二进制正数_补:符号位(0为正)+原码。
● 二进制负数_补:符号位(1为负)+补码。
正负数转换规则为:符号位取反,其余位按位取反,末位加1。
即对于Nbit的有符号数,二进制 N ′ b 100...00 → N ′ b 011...11 N'b100...00→N'b011...11 N′b100...00→N′b011...11,表示十进制 − ( 2 N − 1 ) → ( 2 N − 1 ) − 1 -(2^{N-1})→(2^{N-1})-1 −(2N−1)→(2N−

本文详细介绍了Verilog中整数的表示方法,包括无符号数和有符号数的区别及应用,以及在RTL设计中如何进行位宽确定、扩位、算术移位和截位等关键操作。

2757

被折叠的 条评论
为什么被折叠?



