Vivado关于配置启动看门狗设置学习

1、设置看门狗后为什么并没有回退到MultiBoot？

        查询ug470,ug570关于FPGA Configuration,有关于看门狗值计算方法，其中ug470在p149，ug570在p174分别有关于看门狗计数器的计算工作时钟的计算方法：

          (CFGMCLK/256)*0.85 <= clk <= (CFGMCLK/256)*1.15

        2、其中提到一个关键时钟CFGMCLK即配置FPGA的时钟，这个时钟可以在Open Implemented Design后，右键Generate Bitstream 选择Bitstream Settings打开相关设置

        可以通过这里来设置配置时钟，此外后续还可以直接在管脚约束中更改后直接约束

#CFGMCLK配置时钟约束
set_property BITSTREAM.CONFIG.CONFIGRATE 16 [current_design]
#开启回退
set_property BITSTREAM.CONFIG.CONFIGFALLBACK ENABLE [current_design]
#看门狗计数值
set_property BITSTREAM.CONFIG.TIMER_CFG 32'h00200000 [current_design]

         3、用户模式下的看门狗时钟是 CFGMCLK 除以 256。本文验证在 16 MHz 的CFGMCLK 和 15% 的容差下，看门狗时钟将为 53–72 kHz

        一个简单的计算公式: 看门狗时间计算=(1000/CFGMCLK)*256*设置的值

        time = (1000/16)*256*32'h00200000,33,554,432,000ns;再根据时钟15%的容差得出大概就是28s~38s之间