２ナノだけでは勝てない――ラピダスは「時間」の収益化に賭ける
はじめに
2027年、あるAI半導体企業が次世代チップの製造先を選ぶとします。候補は世界最大の受託製造会社TSMC、Samsung、Intel、そして北海道千歳市で2nmの量産を始めるラピダス。先行三社はすでに2nm世代を量産しています。TSMCは2025年第4四半期にN2を量産へ移し、Samsungは2nm製品の立ち上げと安定供給を進め、Intelの18Aも2025年に生産へ入りました。規模でも実績でも、ラピダスは追う側です。「2nm製品ができる」だけでは発注先に選ばれるのは難しいでしょう。
それでも顧客の設計データがラピダスへ渡るとすれば、理由は2nmという数字以外の場所にあるはずです。競合より3カ月早く発売できるか。試作品をもう一度作り直す余裕を持てるか。見込み違いだと分かったとき、どれだけ早く次へ移れるか。顧客が買うのは製造技術であり、同時に開発の日数そのものです。
ラピダスが選んだのは、生産能力で先行三社に並ぶ道とは別の道でした。一件ごとに条件の変わる試作を素早く回し、その結果を次の設計へ返す。全枚葉方式も、AIを使った設計支援も、前工程と後工程を千歳の同じ拠点へ置く構えも、この一点へ向かっています。速さで最初の一件を取り、量産で残る。ラピダスが売ろうとしている商品は、時間です。
ただし工場の速さが収益へ変わるまでには、三つの変換があります。工場の速さが顧客の開発期間へ変わり、開発期間が顧客の利益へ変わり、その利益が再発注と量産契約へ変わる。ラピダスはいま、その最初の一段を終えた地点にいます。
「工場の時間」「顧客の時間」「ラピダスの収益」。この三つが一本につながったとき、時間を売るという提案は初めて事業として成り立ちます。
第1章 一枚の試作失敗が、半年を奪う
半導体開発では製造装置やシリコンと並んで、設計チームが次の結果を待つ時間も費用として積み上がります。
半導体は設計図を書き終えてからが長い製品です。回路を設計し、電力や速度を検証し、製造会社へ渡せる状態にデータを確定させる。この確定工程が「テープアウト」です。その後、薄い円盤状のシリコン基板であるウェハーの上に回路を作り込む前工程があり、完成したウェハーを小さなチップに切り分け、外部と接続できる形に組み立て、動作を試す後工程が続きます。
初回の試作品が予定どおりに動けば、開発はそのまま量産準備へ進みます。実際の先端チップでは、試作の後に問題が見つかる場合が大半です。性能、消費電力、発熱、メモリーとの接続、ソフトウェアの動作。設計を直して再び製造する、この一巡が「リスピン」です。
リスピンに半年かかる企業と3カ月で回せる企業では、同じ1年の意味が変わります。前者が2回試す間に、後者は3回、4回と学習を重ねる余地を持ちます。
どこで時間が失われるのかを単純なモデルで置いてみます。設計と物理実装に180日、ウェハー製造に120日、後工程と試験に60日。直列に並べれば合計360日です。短納期モデルでそれぞれ90日、60日、30日へ縮まれば合計は180日になります。
これはラピダスの実績値ではなく、時間短縮の場所を理解するための試算です。実際の開発ではソフトウェア、パッケージ設計、製品認証が並行して走ります。製品開発全体がどれだけ縮むかは、完成日を決めている工程──クリティカルパス──がどこにあるかで決まります。時間短縮の効果は削った日数の合計ではなく、削った場所で決まるということです。
ラピダスが採用するのは全枚葉方式と呼ぶ製造方式です。一般的な一括処理では複数のウェハーをまとめて扱う工程があります。全枚葉方式ではウェハーを1枚ずつ処理し、1枚ごとのデータを集め、その結果を次のウェハーの条件へ反映します。前工程を従来型ファウンドリの半分未満にする目標を掲げ、工場シミュレーターでは2カ月未満の製造を再現したと説明しています。
短縮の努力は設計側にも及びます。ラピダスとCadenceは2026年7月、AIを使って設計作業を支援し、従来フローに比べて設計のターンアラウンドタイムを最大2倍高速化する目標を発表しました。ターンアラウンドタイム、略してTATとは、作業を始めてから結果が戻るまでの時間です。
短縮の意味は、最初の1枚を早く作る点よりも2回目を早く回せる点にあります。先端半導体の開発では試作品そのものが教材になります。実物から得たデータを設計へ戻し、次の試作で性能を上げるからです。ラピダスが売ろうとしている時間の正体は、納期の短さというより同じ期間に学べる回数だと言えます。
第2章 3カ月に30億円の価値はあるか
では、その学習回数に高い料金を払う顧客は誰でしょうか。
短納期の価値は企業によって大きく変わります。時間の値段を決めるのは製品の利益率、市場の変化速度、必要な試作回数だからです。
仮に新しいAIプロセッサーが年間120億円の粗利益を生む計画だとします。販売開始を3カ月早めれば、単純計算で30億円分の粗利益をそれだけ早い時期に得る機会が生まれます。
この30億円は利益を得る時期が前へ動く規模を示した数字であり、生涯利益がそのまま30億円増えることを意味するものではありませんが、先行発売によって顧客を囲い込み、開発者を集め、対応ソフトウェアを増やせれば、効果は発売初期の売上を越えて広がっていきます。
時間には、もう一つ性質の違う価値があります。失敗を早く知る価値です。
新しいチップが想定した性能に届かないとき、結果が半年後に出る企業は設計者の人件費、ソフトウェア開発費、顧客との共同開発費をその半年間払い続けます。3カ月で結果が出る企業は、修正するか、用途を変えるか、開発を中止するかを早く選べます。成功を早める時間と失敗を早く終える時間。どちらも同じように資金効率を高めます。
ラピダスに向く顧客は、業種よりも事業の条件で決まります。市場投入の数カ月がシェアを左右すること。設計が新しく、複数回の試作が製品の完成度を高めること。高額な設計費を回収できる製品価格や粗利益があること。初期生産量は小さくても成功後に量産が見込めること。台湾以外の製造拠点に追加価値を感じること。そして新しい設計環境を使いこなす技術者と資金を持っていること。
これらの条件に当てはまる企業として、AI半導体企業、クラウド事業者、通信機器メーカー、ロボットや産業機器向けのカスタムチップ企業、宇宙や防衛分野の高性能チップが候補に入ります。スタートアップも視野に入りますが、2nmの設計費を負担できる資金力、ソフトウェア資産、量産後の販売先という条件がそのまま選別の網になります。
顧客はこの価値を次のように計算します。市場投入の前倒し利益、試作回数を増やす学習価値、失敗を早く確定する判断価値、製造地域を分散する価値。そこから新しい設計環境へ移る費用、利用できる回路部品の制約、歩留まりや納期へのリスクを差し引く。差し引く項目にはウェハーの価格と設計初期費用の水準も入ります。短納期にどれだけの上乗せを払えるかは、この二つとの比較で決まります。残った額が乗り換えの対価です。
この引き算の側に、ラピダスの最大の競争相手が隠れています。相手はTSMCという一社ではなく、顧客がすでに持っている設計資産と習慣です。
先行ファウンドリには検証済みの設計ルール、再利用できる回路部品、勝手を知る設計者、量産データ、パッケージの供給網があります。製造先を変える顧客は、設計の手直しと追加検証を自分で引き受けることになります。ラピダスの時間短縮は、この移行費用と不確実性を上回ったときに初めて価値として認められます。
「短納期には価値がある」という説明は議論の出発点にあたります。経営上の問いはその先にあります。ラピダスの短納期は、乗り換えの負担を越えるほど大きいのか。
答えるには2nmのウェハー1枚から視野を広げる必要があります。現代の高性能チップは複数の技術を組み合わせて初めて完成するからです。
第3章 2nmだけで製品は完成しない
2nmは先端半導体の製造世代を示す呼び名です。小さな領域に多くの計算回路を置き、一定の消費電力の中で高い性能を引き出す用途に向きます。ラピダスが開発する2nmではGAAと呼ばれるトランジスタ構造を使います。トランジスタは電気の流れをオンとオフに切り替える極小のスイッチで、GAAではその電気の通り道をゲートが周囲から包み、微細化が進んだ世代でも電流を制御しやすくします。ラピダスは2025年に北海道のパイロットラインで2nm GAAトランジスタの動作を確認し、2026年度は量産技術、PDK、短TAT生産システム、歩留まり改善の検証を進めています。
ただし一つの製品に入る機能は、それぞれ異なる製造世代に適性を持ちます。
AIチップの場合、大量の計算を担う中心部分に2nmが適します。外部機器との入出力、電源の制御、アナログ信号の処理などには、実績があり製造費も抑えやすい成熟世代のプロセスが向く場合があります。大量のデータを供給するメモリーにはHBMと呼ばれる高速メモリーを使います。
そこで前に出てくるのがチップレットです。大きな半導体を機能ごとの小さなチップに分け、同じパッケージの中で高速に接続する考え方で、高性能な計算部分は2nm、入出力部分は成熟プロセス、メモリーは専門メーカーのHBMというように、それぞれに合う製造技術を選べます。
これは最先端の1枚を売る事業から、複数の部品を一つの製品へまとめる事業への移動です。ラピダスも前工程だけでなく、チップレットや3次元パッケージを扱う後工程の研究拠点を千歳に整備しています。2025年度には後工程パイロットラインの構築と大型パネルを使った接続基板の試作を進め、2026年度は2.xD、3Dと呼ばれる立体的なパッケージ技術の検証を本格化する計画です。
これにともない、顧客が求める速さの範囲も広がります。2nmウェハーの納期に加えて、製品全体を完成させる速度が問われるからです。どの機能を2nmに置き、どの機能を別の製造会社へ任せるか。メモリーをどう接続し、熱をどう逃がすか。完成品を誰が試験し、性能を保証するか。こうした判断を短期間でまとめる力が問われます。
「時間」を売るのであれば、短縮の対象は工場の入り口から出口までを越えて広がります。設計、ウェハー製造、パッケージ、試験の継ぎ目にある待ち時間や責任の境界も、そのまま対象に入ります。その意味でラピダスの顧客は「2nmウェハーを買う会社」というより、「独自の高性能チップを早く完成させたい会社」と捉えたほうが実態に近づきます。
継続発注が生まれるのは、部品の選択肢がそろったその先です。最初の試作品から学び、次の試作品を良くし、量産へ進む。この循環を支える仕組みが必要になります。
第4章 ラピダスが作るべきものは、工場より循環である
ラピダスでチップを作る顧客が最初に手にするのは、設計の地図です。その地図がPDK、プロセス・デザイン・キットです。ラピダスの製造工程でどの程度細い配線を引けるのか、トランジスタがどのように動くのか、その設計が製造ルールに合っているのか。PDKには、こうした判断に必要なデータが収められています。
設計者はEDAと呼ばれる半導体設計ソフトを使い、PDKに沿って回路を組み立てます。メモリーや高速通信など何度も使われる回路は「IP」と呼ばれる設計部品として利用します。PDK、EDA、IPの三つがそろって、顧客はようやくラピダス向けの設計を始められます。
ラピダスは2025年度に先行顧客向けの評価用PDKを提供し、2026年度は顧客設計に必要なPDKのリリースを進める計画です。SiemensやCadenceなど設計ソフト企業との協業も、この入口を整えるための動きと読めます。
その先に置かれているのがRaadsというAI設計支援の仕組みです。製造中に得たデータをAIで分析し、顧客の設計改善へ戻す構想で、従来の中心だった「製造を意識した設計」に、製造現場から設計へ情報を返す「設計のための製造」を重ね、両方を短い周期で回そうとしています。
全枚葉方式はこの循環のデータ源になります。ウェハーを1枚ずつ処理すれば1枚ごとの条件と結果を細かく記録できます。ある工程条件が性能や欠陥にどう影響したかを早く把握し、次のウェハーへ反映できる。顧客ごとに条件が変わる多品種の試作とも相性がいい方式です。
以上を組み合わせると、ラピダスが目指す好循環の形が浮かび上がります。短納期が試作顧客を呼ぶ。試作から設計データと製造データが集まる。データが設計と工程を改善する。改善が歩留まりを押し上げる。歩留まりとは1枚のウェハーから得られるチップのうち、正常に動く良品の割合です。良品が増えれば1個当たりの製造コストが下がり、コストと品質が改善すれば顧客は次の製品も発注しやすくなる。再発注はさらに多くのデータを呼び込む。
ラピダスが本当に作るべきものは、工場そのものよりもこの循環です。
小回りの速さが規模の劣位を補う仕組みは、この循環の中にあります。
同じ図式は逆向きにも回ります。
PDKやIPの完成度が低ければ顧客の設計に時間がかかる。テープアウトが遅れれば工場に顧客製品のデータが入ってこない。データが少なければ歩留まり改善の速度も落ちる。歩留まりが上がらなければ顧客は量産判断を慎重にし、設備稼働率は上がりにくくなる。循環の速度は技術以外の条件にも左右されます。設備投資を続ける資金、先端プロセスを扱う人材、必要な装置の確保が滞れば、逆回転はそこから始まります。
全枚葉方式には経済面の宿題もあります。1枚ごとの柔軟性と豊富なデータは試作や工程改善で強みを生みます。裏返せば装置の処理能力、搬送、保守、工程の組み合わせをどれだけ高い精度で管理できるかが、そのまま量産コストを左右します。
ラピダスは2026年度、装置、搬送、生産管理を含む短TATシステムをパイロットラインへ実装し、検証する計画です。「速く作れる」という構想を量産工場の経済性へ移す段階だと読めます。短納期の価値は良品が安定して得られて初めて完成します。速さ、歩留まり、コストの三つを同時に改善する循環こそがラピダスの事業モデルです。
第5章 勝敗を判断する三つの関門
では、この循環が実際に回り始めたかどうかを外部の読者は何で判断できるのでしょうか。
ラピダスをめぐる発表は続いています。提携、装置搬入、技術開発、政府支援。どれも事業に必要な要素です。ただし戦略の進捗を測るのであれば、発表の数よりも顧客がどの段階まで進んだかを見るほうが確かです。関門は三つあります。
第一の関門 顧客製品が製造ラインへ入る
指標になるのは正式版PDKの提供、主要な設計IPの実機検証、顧客のテープアウト件数、試作開始件数、そして設計期間の実測値です。「提携した」「環境を整えた」という段階から、「顧客が実際の製品設計を預けた」という段階へ進めるかどうかが分かれ目になります。顧客名は守秘義務の対象になる場合が多く、社名の公表を待つ読み方では進捗の把握が遅れます。件数、設計分野、再利用できるIPの増加、テープアウトまでの日数のほうが早く実態へ近づけます。
第二の関門 最初のシリコンが製品として動く
確認の対象は目標性能、消費電力、発熱、メモリーや外部機器との接続、ソフトウェアの起動です。問題が見つかった場合には、設計修正から再試作までの日数が焦点になります。
ここで初めてラピダスが売る「時間」を実測できます。前工程は何日だったか。パッケージと試験に何日かかったか。設計変更から2回目のシリコンまで何日だったか。従来の製造先と比べて顧客の製品完成日はどれだけ前へ動いたか。短TATという構想が顧客価値へ変わるのは、こうした数字が出てからです。
第三の関門 試作が再発注と量産へ変わる
最初のチップが動くことは技術の証明にあたります。同じ顧客が次の試作や次世代製品を発注して、サービスとしての価値が証明されます。さらに拘束力のある量産契約、月間処理枚数、設備稼働率、歩留まり、良品1個当たりのコストがそろって、ようやく事業性の証明へ進みます。
なかでも注目したいのが再発注率です。巨額の製造設備を支える量に届くかどうかは、短納期で集めた顧客が2度目、3度目の発注へ進むかで決まります。同じ顧客が設計変更を重ね、量産へ移り、次世代品もラピダスへ預けるようになれば、顧客獲得費用は継続収益へ姿を変えます。
2026年8月時点のラピダスは、2nm GAAトランジスタの動作確認、先行評価用PDK、前工程と後工程のパイロットラインを土台に、正式な設計環境、短TATシステム、歩留まり改善を検証する段階にあります。三つの関門で言えば、第一の関門へ本格的に踏み込む入口です。
三つの関門と主な指標
第一：正式版PDK、設計IPの実機検証、テープアウト件数、試作開始件数、設計期間の実測値
第二：目標性能と消費電力の達成、発熱、接続とソフトウェアの起動、設計修正から再試作までの日数
第三：拘束力のある量産契約、月間処理枚数、設備稼働率、歩留まり、良品1個当たりのコスト、再発注率
結論 顧客が買うのは、2nmより次の一手である
ラピダスの短納期戦略は、後発企業が先端ファウンドリ市場へ入るための輪郭のはっきりした顧客提案です。AI設計、全枚葉方式、製造データの設計への還流、チップレット、前工程と後工程の一体化。並べるとばらばらの技術に見えますが、狙いは一点に収束します。顧客が設計し、作り、確かめ、直す周期を短くすることです。
速い工場を収益モデルへ育てるには、もう一段の変換が必要です。顧客が求めるのはウェハーが工場から早く出ることよりも、製品を早く発売できることだからです。工場内で縮めた日数を、設計、パッケージ、試験、ソフトウェアを含む製品開発全体の短縮へつなぐ必要があります。さらにその短縮価値が、新しいPDKへ移る費用、設計IPの不足、歩留まりへの不安、量産能力への懸念を上回る必要があります。
初期のラピダスが狙うべき場所は、先行企業と同じ規模、同じ価格、同じ顧客層で正面から衝突する市場よりも、時間の価値が特に高い市場です。新しいAIプロセッサー、独自仕様の高性能チップ、試作を重ねながら製品を作り込む案件、製造地域の分散に価値を置く案件。そこで顧客を短納期で獲得し、設計と製造の反復を通じて歩留まりを高め、再発注と量産へ育てる。そこで得たデータが次の顧客の開発をさらに速める。
言い換えれば、小回りで最初の一件を取り量産で残るという道筋です。規模の劣位を条件の変わる案件へ素早く応じる柔軟さで補い、その柔軟さを歩留まりと稼働率という規模の指標へ変えていく。後発であることは、この段階に至って初めて柔軟な工場設計と新しいサービスモデルを選べる余地へ変わります。
ラピダスが売る本当の商品は2nmのウェハーにとどまらず、顧客が次の一手を早く打てる時間へ広がります。その時間が市場投入の前倒し、試作回数の増加、失敗からの早期撤退を通じて顧客の利益を生み、再発注と量産契約へ変わったとき──ラピダスの「時間」は初めて継続的な収益になります。
参考文献・出典
本稿の執筆にあたっては、以下の企業・政府機関による公式発表、技術解説、事業報告を参照しました。
Rapidus株式会社「事業と技術」
https://www.rapidus.inc/business/Rapidus株式会社「枚葉式とは？ Rapidusが目指す『完全枚葉式』の半導体製造」2025年4月30日
https://www.rapidus.inc/tech/te0001/Rapidus株式会社「2nmパイロットライン始動。『できる！』」
https://www.rapidus.inc/en/interview/it0002/Rapidus株式会社「なぜ半導体設計は難しいのか」2025年7月11日
https://www.rapidus.inc/en/tech/te0004/Rapidus株式会社「Rapidus Achieves Significant Milestone at Its State-of-the-Art Foundry with Prototyping of Leading-Edge 2nm GAA Transistors」2025年7月18日
https://www.rapidus.inc/news_topics/news-info/rapidus-achieves-significant-milestone-at-its-state-of-the-art-foundry-with-prototyping-of-leading-edge-2nm-gaa-transistors/Rapidus株式会社「NEDO Approves Rapidus FY2026 Plan and Budget for 2nm Semiconductor Projects」2026年4月11日
https://www.rapidus.inc/news_topics/information/nedo-approves-rapidus-fy2026-plan-and-budget-for-2nm-semiconductor-projects/経済産業省「ポスト5G情報通信システム基盤強化研究開発事業のステージゲート審査について」2026年4月11日
https://www.meti.go.jp/policy/mono_info_service/joho/post5g/20260411_2.htmlCadence Design Systems、Rapidus株式会社「RapidusとCadence、エージェント型AIを活用した先端SoC設計で協業」2026年7月17日
https://www.cadence.com/ja_JP/home/company/newsroom/press-releases/pr/2026/rapidus-cadence-partner-agentic-ai-advanced-soc-design.htmlSiemens Digital Industries Software、Rapidus株式会社「RapidusとSiemens、2nm半導体設計に向け協業を開始」2025年6月23日
https://newsroom.sw.siemens.com/ja-JP/rapidus-siemens-eda/Rapidus株式会社「Rapidus Unveils New AI Design Tools for Advanced Semiconductor Manufacturing」2025年12月17日
https://www.rapidus.inc/en/news_topics/information/rapidus-unveils-new-ai-design-tools-for-advanced-semiconductor-manufacturing/Rapidus株式会社「次世代半導体製造の鍵を握る『チップレット』とは」2025年4月30日
https://www.rapidus.inc/tech/te0002/Taiwan Semiconductor Manufacturing Company, “2025 Annual Report,” 2026.
https://investor.tsmc.com/static/annualReports/2025/english/index.htmlSamsung Electronics, “Samsung Electronics Announces Fourth Quarter and FY 2025 Results,” 2026.
https://news.samsung.com/global/samsung-electronics-announces-fourth-quarter-and-fy-2025-resultsIntel Corporation「Intel Foundry、VLSI Symposiumでプロセス技術の成果と将来のイノベーションを発表」2026年6月16日
https://newsroom.intel.com/ja/intel-foundry/Samsung Electronics, “Samsung Showcases AI-Era Vision and Latest Foundry Technologies at SFF 2024,” 2024.
https://news.samsung.com/global/samsung-showcases-ai-era-vision-and-latest-foundry-technologies-at-sff-2024Samsung Electronics, “Samsung Electronics to Provide Turnkey Semiconductor Solutions with 2nm GAA Process and 2.5D Package to Preferred Networks,” 2024年7月9日
https://news.samsung.com/global/samsung-electronics-to-provide-turnkey-semiconductor-solutions-with-2nm-gaa-process-and-2-5d-package-to-preferred-networks
本文中の試算について
本文に示した設計、ウェハー前工程、後工程、リスピンの日数、および年間粗利益120億円の製品を3カ月早く市場投入する例は、短納期が生み出す経済価値を説明するための筆者による試算です。ラピダスや顧客企業が公表した実績値や事業計画を示す数字ではありません。
また、前工程を従来型ファウンドリの半分未満にするという説明、設計のターンアラウンドタイムを最大2倍改善するという説明、世界最短水準のサイクルタイムを目指すという説明は、各社が公表している開発目標または事業構想に基づいています。
本記事は、生成AIを調査・情報整理の補助ツールとして活用し、筆者が取材元の選定、事実確認、分析、構成、最終的な編集判断のすべてを行って制作しています。情報源は本文および出典・情報源リンク集に記載しています。
