【最新】Intel 18Aの防衛向け試作計画が完了【2026/07/29 半導体ニュース】私見 国策で道をつくるべき案件には税金を　

今日の3行サマリー
Intelは、Intel 18Aを使った米国の先端半導体試作プログラム「RAMP-C」の完了を発表しました。
AIの電力問題と微細化コストを背景に、チップレットと後工程技術の重要性が増しています。
本日は直近24時間で条件を満たす記事を厳選し、2本構成としました。
①Intel、Intel 18Aを使う米国の半導体試作プログラム「RAMP-C」を完了

Intel Foundryは2026年7月28日、米国の先端半導体試作プログラム「RAMP-C」を完了したと発表しました。
RAMP-Cは、米国内で設計・製造できる先端半導体の技術基盤を整え、商用企業や防衛産業の顧客が試作から量産準備へ進めるよう支援する取り組みです。
プログラムでは、先端プロセスに対応する設計ツールやIPを整備し、顧客企業を開発環境へ受け入れました。その後、Intel 18Aを使用した初期製品のテープアウトや試作品の評価まで進めています。
Intel 18Aは、GAAトランジスタ技術「RibbonFET」と、ウエハー裏面から電力を供給する「PowerVia」を採用します。性能、電力効率、トランジスタ密度の改善を狙うIntelの次世代プロセスです。
今回の発表で重要なのは、Intel 18Aが単なる研究開発段階ではなく、顧客が設計し、試作チップを製造・評価する段階まで進んだことです。
RAMP-Cで構築した設計・試作環境は、米政府向けに安全性を確保した先端半導体を量産する「Secure Enclave」計画へ引き継がれます。
ただし、試作品の完成と、歩留まりを確保した大量生産は別の段階です。今回の発表はIntel 18Aの量産成功を示すものではなく、顧客の試作と製造準備を支える一連の体制が整ったという位置付けです。
・IntelがRAMP-Cプログラムの完了を発表
・Intel 18A向けの設計ツール、IP、試作環境を整備
・商用企業と防衛産業の顧客を開発環境へ受け入れ
・初期製品のテープアウトと試作品の評価を実施
・成果を米政府向けSecure Enclave計画へ展開
一言コメント
前日にSynopsysがIntel 14A向け設計環境の拡充を発表しましたが、今回は一世代前のIntel 18Aで、実際に顧客の試作まで進んだことを示すニュースです。
先端ファウンドリーでは、プロセス技術を発表するだけでは十分ではありません。顧客が使える設計ツールとIPを整え、テープアウトし、実際のシリコンを評価するところまで進める必要があります。
一方で、RAMP-Cは米政府と防衛産業を中心とする政策的なプログラムです。Intel Foundryの商業的な競争力を評価するには、民間の大口顧客がIntel 18Aを採用し、安定した量産へ進めるかを確認する必要があります。
URL

ハンドウ退の私見

Intelが18Aの防衛向け試作プログラムを完了

Intelは7月28日、米国防当局と進めてきた「RAMP-C」プログラムを完了したと発表しました。

RAMP-Cは、Rapid Assured Microelectronics Prototypes – Commercialの略です。2021年に始まり、Intel 18Aを使って米国の商用企業や防衛産業の顧客が、先端半導体を設計・試作できる環境を整えてきました。

プログラムは大きく3段階で進められました。

最初の段階では、Intel 18A向けのIPや設計ツールを整備し、顧客がテストチップを設計できる基盤を作りました。

次の段階では、商用企業と防衛産業基盤、いわゆるDIBの顧客を実際に受け入れ、Intel 18A向けのIPや設計エコシステムを拡充しました。

最後の段階では、防衛産業の顧客による製品プロトタイプのテープアウトと評価まで進みました。

Intelは、RAMP-Cによって、設計環境の整備から試作品の検証、さらに量産準備までを繰り返し実行できる道筋を作ったと説明しています。

今後は「Secure Enclave」という枠組みを使い、米国政府向けの先端半導体を米国内で安全に量産する段階へ進みます。

Secure Enclaveには、CHIPS法に基づく最大30億ドルの直接資金供与が決まっています。単なる小規模な研究開発支援ではなく、米国政府向け半導体の製造基盤を本格的に作る国家事業といえます。

今回使われたのは、RibbonFETと裏面電源供給技術PowerViaを採用するIntel 18Aです。

しかし、今回のニュースで重要なのは、Intel 18Aの性能だけではありません。

私が注目したのは、米国政府が税金を使い、軍事・防衛用半導体がIntel 18Aへ入るための「最初の道」を作ったことです。

軍事用半導体は重要だが、商売としては難しい

軍事・防衛用半導体は、国にとって必要不可欠です。

一方で、半導体メーカーから見ると、必ずしも扱いやすい商売ではありません。

スマートフォンやAIサーバー向けの半導体と比べれば、数量はそれほど多くありません。

その割に、輸出管理、設計データの秘匿、アクセスできる人員の制限、製造履歴の追跡、長期供給、変更管理、専用の品質保証など、通常の民生品より多くの管理が必要になります。

さらに、最先端プロセスを使う場合は、マスク、設計、IP、試作の費用も巨額です。

少量しか売れないにもかかわらず、最初に越えなければならない壁は非常に高いのです。

民間企業だけに任せれば、古いプロセスを使い続けるか、そもそも開発を断念する可能性があります。

税金は、まさにこうした「国にとって必要だが、民間企業だけでは採算が取りにくい事業」に使う意味があります。

RAMP-Cは、軍事用半導体だけを流す専用工場を作ったわけではありません。

Intelが商用向けに整備する18Aのプロセス、PDK、IP、EDA環境、先端パッケージを、防衛企業も利用できるようにしました。

つまり、民生用の巨大な製造基盤へ、少量の防衛需要を相乗りさせる仕組みです。

米国は前工程から後工程まで段階的に道を作った

今回の取り組みは、RAMP-Cだけで突然始まったものではありません。

米国防当局は、先端パッケージングを国内で安全に行うSHIPプログラムも進めてきました。

RAMP-CでIntel 18Aを使う設計・試作の道を作り、SHIPで異なるチップを組み合わせる先端パッケージングの能力を整え、Secure Enclaveで安全な量産へつなげます。

前工程だけ米国内に戻しても、機密性の高いチップレットや設計情報を海外の後工程へ送るのであれば、完全な国内製造基盤とはいえません。

米国は設計、前工程、先端パッケージ、量産までを段階的に積み上げてきたことになります。

米国の狙いはIntelに軍事用最先端ロジックの道を作ること

もう一つ重要なのは、一度Intel 18Aで軍事用途の道が開けば、後から続く企業は楽になることです。

最初の顧客は、設計環境、契約、輸出管理、機密管理、試作、評価、パッケージ、量産移行まで、一つずつ仕組みを作らなければなりません。

しかし、2社目、3社目は、すでに誰かが通った道を利用できます。

動作確認されたIPがあり、設計手順があり、管理されたデータ受け渡し方法があり、製造・評価の実績もあります。

RAMP-Cには、2023年にBoeingとNorthrop Grummanが加わりました。MicrosoftやIBM、NVIDIAなどもRAMP-Cの顧客として名を連ねてきました。

さらに2025年には、Trusted Semiconductor SolutionsとReliable MicroSystemsという、より専門性の高い企業が第3段階に加わりました。

BoeingやNorthrop Grummanのような大手企業が先に道を通り、その後から中小の専門企業が続く。

これは、RAMP-Cが単に数社の試作費用を補助したのではなく、後続企業が利用できる共通経路を作ったことを示しています。

反対に、別の工場で軍事用途の最先端半導体を作ろうとすれば、同じ仕組みをゼロから構築しなければなりません。

その負担を考えれば、米国の防衛企業は、

「最先端ロジックを使うなら、まずIntelを検討する」

という流れになりやすくなります。

すべての軍事半導体がIntelに集まるわけではありません。

アナログ、RF、パワー半導体、耐放射線デバイス、成熟ノードのMCUなどは、それぞれ適した工場があります。

それでも、高性能演算、AI、レーダー信号処理、電子戦、セキュア通信など、最先端ロジックが必要な領域について、Intelを標準的な入口にしようとする国策には見えます。

RAMP-Cが作ったのは試作品だけではありません。

後続企業がIntel 18Aへ参入する際のコストを下げる、公共インフラとしての道です。

ここはRapidusにも通じる

私は過去の記事で、Rapidusについて「日本版MPWを国が支援してはどうか」と書きました。

先端プロセスではマスクや試作の費用が高く、大学、研究機関、スタートアップ、国内ファブレス企業が最初の顧客になるのは簡単ではありません。

そのため工場を作る側だけでなく、最初に設計し、最初にテープアウトする顧客側にも政府の支援が必要ではないか、と提案しました。

今回のRAMP-Cを、そのままRapidusへ当てはめることはできません。

日本には米国ほど大きな防衛産業基盤がなく、2nm級の専用軍事ASICを必要とする案件も限られるでしょう。

Rapidusが越えるべき壁は、軍事用途と商用ファウンドリーの間にある壁というより、日本企業の設計能力や資金力と、2nmファウンドリーの間にある壁です。

ただし、政策の考え方は共通します。

最初の1社がPDKを使い、IPを選び、設計を完了し、テープアウトし、実シリコンを評価する。

その過程で設計ルールの問題が見つかり、IPが検証され、顧客対応の手順が整います。

最初の顧客への支援は、単に1社の開発費を補助することではありません。

その後に続く企業の参入コストを下げる、公共インフラを作ることです。

Rapidusにはすでに巨額の公的資金が投入されています。

しかし、工場が完成しただけではファウンドリー事業は成立しません。

その工場を最初に使う顧客が必要です。

日本政府が次に考えるべきなのは、Rapidusへさらに製造設備の資金を入れることだけではなく、最初の顧客が設計、マスク、試作、評価、再試作まで進むためのお金を出すことではないでしょうか。

Intelでは、防衛需要を使って最初の道を作りました。

Rapidusでは、AI、通信、自動車、産業機器、研究開発など、日本に実際に存在する需要を束ねて道を作る必要があります。

工場への補助金は、供給能力を作ります。

しかし、その工場を使う最初の顧客への支援は、後続顧客が通れる道を作ります。

今回のRAMP-C完了から日本が学ぶべきなのは、軍事半導体の作り方そのものではありません。

最初の顧客が通る道には公共性があり、その道を作るために税金を使う意味がある。

私は、そこがRapidusにもつながる最も重要なポイントだと思います。

　あと最後にあえて余計な私見付け加えます。経験上、軍事とかいろいろと面倒でかつ数量低めなこと多いので、ろくな目をみたことがありません。笑

②AIの電力問題でチップレット集積の重要性高まる　微細化だけでは限界
EE Times Japanは2026年7月28日、横浜国立大学の井上史大教授が「SEMISOL 2026」で行った講演を基に、AI時代に半導体後工程とチップレット集積の重要性が高まっていると報じました。
AIデータセンターの拡大に伴い、半導体の消費電力が大きな問題になっています。従来の半導体は、トランジスタを微細化することで性能を高めながら、消費電力や製造コストを抑えてきました。
しかし現在は、最先端プロセスへ進むほど製造コストが上昇し、微細化しても以前ほど消費電力が下がらなくなっています。大型チップでは、チップ面積の拡大によって歩留まりも低下しやすくなります。
そこで注目されているのが、機能ごとに分割した複数のチップを、高密度な配線技術で一つの製品として接続するチップレット集積です。
演算回路だけを最先端プロセスで製造し、I/Oやアナログ回路などには成熟したプロセスを使うことで、全体の製造コストや歩留まりを改善できる可能性があります。
記事では、Intel創業者のゴードン・ムーア氏が1965年の論文で、巨大な一枚のチップを作るよりも、小さなチップへ分割して接続する方がコスト面で有利になる可能性を既に示していたことも紹介されています。
チップレットの考え方自体は新しくありません。しかし、微細化コスト、歩留まり、消費電力の限界とAI需要が同時に重なったことで、現在になって重要性が急速に高まっています。
・AIデータセンターの消費電力が深刻な課題
・最先端プロセスほど製造コストが上昇
・大型チップでは面積拡大によって歩留まりが低下
・チップレットで機能ごとに最適なプロセスを使い分け
・ゴードン・ムーア氏も分割チップのコスト優位性を示唆
一言コメント
チップレットは「微細化ができなくなったための代替技術」と説明されることがありますが、それだけではありません。
すべての回路を最先端プロセスで作る必要はなく、機能ごとに適した製造技術を選び、それを先端パッケージで一つのシステムにまとめる考え方です。
ただし、チップを分割すれば問題が簡単になるわけではありません。チップ間通信、電力供給、発熱、反り、接続歩留まり、検査など、後工程側の課題が増えます。
今後の競争では、微細化技術だけでなく、複数のチップを低消費電力かつ高歩留まりで組み合わせる技術が、半導体の性能とコストを左右するようになります。
URL

総括コメント
今日の2本は、先端半導体の競争が、プロセス単体から設計・試作・後工程を含む総合力の競争へ変わっていることを示しています。
IntelのRAMP-Cでは、Intel 18Aの製造技術だけでなく、設計ツール、IP、顧客の受け入れ、テープアウト、試作品の評価までを一つの流れとして整備しました。
チップレットでは、最先端プロセスだけに頼らず、複数の製造技術を組み合わせ、先端パッケージによって性能、電力、コスト、歩留まりを最適化します。
どちらにも共通するのは、優れたトランジスタを作るだけでは製品が完成しないということです。
顧客が設計できる環境、試作から量産へ移行する仕組み、複数のチップを一つのシステムとして成立させる後工程技術まで含めて、半導体企業の競争力が評価される時代になっています。