未来を待つか、ねじ曲げるか、書くか——TSMC・Intel・日本を分ける半導体覇権の時間戦略

3行要約

• TSMCはHigh-NA EUVを急がず、未来が量産合理性を持つまで待つ。

• Intel／TERAFABは、High-NAとアンカー需要で未来を前倒ししようとしている。

• 日本の勝ち筋は、装置ではなく需要表を先に書く"分散型TERAFAB"にある。

序幕：TSMCがHigh-NA EUVを「急がない」と示した日

2026年4月、TSMCが2029年量産予定のA13ノードでHigh-NA EUVを使わない方針を明確にした。あわせて、A12、N2Uなど、Low-NA EUVと既存技術の延長線上にあるノード群が並べられた。

このニュースは、半導体業界の周辺だけ見れば「装置選択の話」に見える。だが、私はそうは読まない。

これは装置の話ではない。時間の話である。

そして時間の話だと気づいた瞬間、見えてくるものがある。装置メーカー自身が「装置だけで勝てる時代」の終わりを見据えていること。最先端を求める顧客の顔ぶれが入れ替わったこと。そして、半導体覇権の戦場が、装置から時間軸そのものへ移っていること。

本稿では、この時代の地殻変動を三つの時間戦略——「待つ」「ねじ曲げる」「書く」——として整理する。

第1幕：装置メーカーが、露光装置一本足から降り始めた

まず、これまでの主役だったASMLから見る。

ASMLは長らく「半導体の心臓部を握る装置メーカー」として、業界のロードマップを実質的に主導してきた。最先端の露光装置を開発し、TSMCに供給し、TSMCの先端ノード覇権を支える。この構造が長く続いてきた。

ところが、2026年に入ってから様子がおかしい。

ASMLの2026年第1四半期決算および関連報道を見ると、システム売上63億ユーロのうちEUVが41億ユーロを超えている。だがそのうちHigh-NA EUVはわずか2台分。売上のほとんどは、いまだに既存のLow-NA EUVが稼いでいる。

しかもASMLは、Low-NA EUVを2031年まで現役で使う前提でロードマップを組み直した。1000ワット光源のデモンストレーションを進め、2031年までに330 wphへとスループットを引き上げる宣言をした。

つまり、こうだ。

ASMLは、自分が「次世代装置の覇者」であるはずだった未来を、自分の手で先送りにした。

さらに重要なのは、ASMLが装置の外側へ手を伸ばし始めたことだ。Twinscanで蓄えた精密ステージ技術を応用したウェハ・トゥ・ウェハのハイブリッドボンダー開発が進んでいる。これは前工程の装置メーカーが、後工程・先端パッケージング領域に降りてきたことを意味する。

私はずっとこう書いてきた。

これに、もう一つの命題を加えなければならない。

ASMLは、装置メーカーであることをやめたわけではない。 だが、露光装置だけが未来を決めるという一本道からは、明らかに降り始めている。

これが第1幕の事実だ。装置中心の時代の輪郭が、装置メーカー自身の動きによって、ゆっくりと書き換えられている。

第2幕：顧客が変わった——AIは「最先端」より「ちゃんと作れるか」

次に、顧客側の変化を見る。

過去20年、半導体先端ノードの最大ドライバーはスマートフォンだった。Appleが先頭を走り、TSMCが先端を提供し、毎年のSoC更新が業界全体を引っ張った。スマホ向けは性能の絶対値より「最新であること」自体に価値があった。

ところが、いまの主役はAI/HPCに移った。NVIDIAをはじめとするAIアクセラレータ、ハイパースケーラの自社シリコン、HBMを抱えたデータセンタ向けロジック。これらが先端ノードの需要を引き上げている。

ここで重要なのは、AI顧客の評価軸が変わっていることだ。

スマホ顧客は「最先端」を求めた。 AI顧客は「ちゃんと作れるか」を求めている。

具体的には、コスト、歩留まり、供給安定性、長期コミット可能性。これがAI/HPC領域の現実だ。歩留まりが立たない先端ノードでは数十万個単位のチップを供給できない。供給が止まればデータセンタ建設計画そのものが崩れる。だから「とにかく確実に作れるかどうか」が最優先になる。

この変化は、ASMLの顧客構造にも現れている。

ASMLの売上における韓国比率が、2025年第4四半期の22%から、2026年第1四半期に45%へ跳ね上がった。たった一四半期で倍以上だ。背景にはSamsungとSK hynixの大規模な発注がある。AI需要の中心がHBMに移り、メモリ各社の設備投資が爆発的に増えた結果である。

つまり、ASMLの足元の売上重心は、先端ロジック一辺倒から、韓国メモリ需要へ大きく振れた。TSMCが依然として巨大なEUV設置基盤を持つことに変わりはない。だが、AI時代の装置需要は、HBMを含むメモリ投資によって明らかに再配分され始めている。

ここで気づく。

スマホ時代は「装置→ノード→顧客」という順序だった。装置が進化し、ノードが進化し、それを顧客が買った。

AI時代は逆になった。「顧客の現実→ノード→装置選択」へ反転した。AI顧客が求める量産安定性から逆算してノードが選ばれ、そのノードから逆算して装置が選ばれる。装置は手段に降格した。

これが第2幕の事実だ。

第3幕：時間という戦場——三つの戦略

装置メーカーが降り始めた。顧客が変わった。

では、いま誰が、何を争っているのか。

時間である。

正確に言えば、未来をどの時間軸で取りに行くかを争っている。そしてここに、三つの戦略がある。

TSMC——未来が量産合理性を持つまで待つ

TSMCはHigh-NAを否定していない。急がないだけだ。

A13はA14からのオプティカル・シュリンクで、ダイ面積を約6%削減しつつ、設計ルール・電気特性の互換性を保ったまま顧客のIP流用を可能にする。Low-NA EUV+マルチパターニング+設計最適化(DTCO)で、A14系まで届く設計になっている。

High-NA EUVは1台あたり約4億ドル。現行EUVのおよそ2倍。これに焦点深度の浅さ、レジストの未成熟、マスクの複雑さが加わる。「いま量産で使うには、まだ条件が整っていない」というのがTSMCの判断だ。

そして条件が整った瞬間、TSMCは取りに行く。世界EUV設置基地の56%を握る企業の判断は、慌てる理由がない。

Intel/TERAFAB——未来を前倒しして取りに行く

対極にIntelがいる。

Intelは2024年に商用初号機のHigh-NA EUVを自社拠点に導入し、2025年の18Aで実証、14Aで量産挿入する計画を進めている。SK hynixと並んで、High-NA EUV導入の最先頭を走っている。

これはギャンブルに近い。だが破れかぶれの賭けではない。

Intelの計算はこうだ。「いまの延長線上ではTSMCに勝てない。だから勝負軸を変える。装置で前倒しすれば、未来の量産条件を自分たちの側で作れる。先行者の優位を取れる。」

そしてここに、TERAFABが接続する。

Tesla、SpaceX、xAIが立ち上げる垂直統合型半導体構想は、報道ベースでIntel 14Aの活用方針が示されている。これが意味するのは、Intelの前倒し戦略を、TERAFABがアンカー需要として後ろから押す構造である。

もちろん、TERAFABはまだ構想段階の要素が大きい。資金、運営主体、稼働時期は未確定であり、現時点では「完成した産業モデル」ではない。

それでも重要なのは、Intel 14Aに対して、Tesla／SpaceX／xAI的な需要側がアンカーとして現れたことである。Intelが「装置を抱え込んで未来を取りに行く」、TERAFABが「需要を抱え込んで未来の量産条件を自分たちで作る」。この組み合わせが現実の輪郭を持ち始めて初めて、Intelの賭けは戦略として完成する。

日本——未来の需要表を、先に書く

そして日本だ。

日本は、High-NA EUVを自国ファウンドリ覇権の中核として抱え込む立場にはない。Intelのような巨大ファブ勝負を主戦場にする段階でもない。TSMCのような専業ファウンドリの地位を狙う立場にもない。

だが日本には、別の入り口がある。

日本にとって重要なのは、TSMCのように量産プラットフォームを握ることでも、IntelのようにHigh-NAを前倒しで抱え込むことでもない。むしろ、ロボット、自動車、防衛、医療、介護、農業、宇宙といった実装先から、必要なチップ仕様を逆算することだ。

成長戦略会議のAI・半導体WGが掲げる"System to Silicon"は、まさにこの発想に近い。需要側で求められる機能要件から逆算して、チップを設計し、作り込み、システムとして統合する考え方である。

これは、TSMC型でもIntel型でもない第三の時間戦略だ。

TSMCは未来が量産合理性を持つまで待つ。Intelは未来を前倒しして取りに行く。日本は——未来の需要表を、先に書こうとしている。

「何を作るか」を国家規模で先に決めてしまえば、装置・材料・後工程・実装は需要から逆算される。装置覇権を奪いに行かなくても、需要を抱え込めば勝負はできる。

これは、私がかねて主張してきた分散型TERAFABの構想と重なる。巨大一体工場ではなく、用途から半導体を逆算する分散型の国家実装システム。日本に向く形は、これしかないと思う。

第4幕：勝敗は「時間の読み」で決まる

では誰が勝つのか。

正直、単純な勝敗は出ない。それぞれの戦略には、それぞれの勝ち筋と負け筋がある。

短期(2026-2027年)はTSMCが取り切る。Low-NA EUVの延命とDTCOで、A14までは経済合理性が立つ。AI/HPC顧客の量産需要を独占的に処理する。

中期(2028-2030年)は拮抗する。Intelが14Aで歩留まり・供給確実性を証明できれば、TSMCの寡占に風穴が空く。証明できなければTSMCの圧勝が続く。

長期(2030年以降)は、High-NAが量産合理性を獲得した瞬間に分岐する。獲得できればIntelに大きな逆転シナリオが立ち上がる。獲得できなければ、TSMCが「適切なタイミングで取りに行く」。

ただし、これら全シナリオに共通する真実が一つある。

勝つのは、装置選択を正しくやった会社ではない。時間の読みを外さなかった会社である。

TSMCの勝ち筋は「待ちすぎないこと」。 Intelの勝ち筋は「早すぎないこと」。 日本の勝ち筋は「需要表を、技術が追いつくより前に書きすぎないこと」。

どれも、時間軸の読みの精度が勝敗を決める。装置の性能ではない。

結び——日本はどこに立つか

装置メーカーが降り始めた。顧客が変わった。戦場は時間軸へ移った。

この状況下で、日本に問われているのは、もはや「装置をどう持つか」ではない。

未来を、どう書くか。

System to Siliconも、分散型TERAFABも、需要逆算という発想も、すべては「未来の前提条件を先に設計する」という時間戦略の枝葉である。日本がこの戦略を選べるのは、巨大ファブを抱え込めないからこそであり、ファウンドリ覇権を主戦場にしないからこそである。立ち位置が、戦略の根拠になる。

そしてもう一つ。

時間を味方につけるTSMCも、時間をねじ曲げるIntelも、時間の前提条件を書く日本も、それぞれ異なる時間軸を生きている。これらは互いに排他ではない。むしろ三つが噛み合って初めて、AI時代の半導体産業は前へ進む。

未来を待つ者と、ねじ曲げる者と、書く者。

この三者の時間戦略が交差するところに、次の時代の半導体覇権の輪郭が見える。装置だけで未来を語れる時代は、もう終わった。これからは時間の戦いである。

そして、その戦いの一角を、日本は確実に取りに行ける。

需要表を、書ききれるかどうか。それだけだ。

本稿はTrendForce、Reuters、ASML AGM資料および2026年第1四半期決算、Intel 10-K、TSMC公式資料、SEMI、SIA/BCG等の公開情報、ならびに日本成長戦略会議AI・半導体WGの議論を踏まえている。TERAFABに関する資金規模・運営主体・稼働時期は2026年5月時点で公開情報に未確定の部分が多い点を付記する。

サムネイル

ChatGPT-5.5（OpenAI）
プロンプト：

A cinematic, futuristic conceptual illustration for a note article thumbnail about the semiconductor power struggle as a battle over time strategy. 
Create a wide 1280x670 composition with a dark, high-contrast, ultra-detailed sci-tech aesthetic.

At the center, place a large circular object that combines the look of a silicon wafer, a microchip, and a clock face. 
The wafer surface should show fine semiconductor-like grid patterns with iridescent blue, purple, and gold reflections. 
Add elegant metallic clock hands on top of the wafer, symbolizing time strategy.

From the center, show two contrasting technological paths extending left and right:

On the left side, create a cool blue-toned, calm, precise, clean technological corridor, representing a rational, controlled, optimized production path. 
It should feel stable, linear, and highly engineered, like a cleanroom or advanced semiconductor production lane.

On the right side, create a warm orange-toned, intense, energetic technological route, more dynamic and forceful, with glowing light trails, electric arcs, and a sense of acceleration and disruption. 
It should feel like a bold attempt to bend the future forward.

Across the background and foreground, overlay elegant circuit-diagram lines, nodes, semiconductor schematic motifs, and technical blueprint-style graphics. 
Make the whole image feel like a strategic crossroads between different futures.

No people. No text. No logos. 
The image should feel intellectual, editorial, symbolic, and visually striking, suitable for a serious note article on TSMC, Intel, TERAFAB, and Japan’s semiconductor strategy.