UVM中uvm_do、uvm_create和uvm_send详细区别和代码举例（涵盖start_item和finish_item关系）

IC验证面试中常常问到的知识点总结，包括UVM验证方法学、SystemVerilog语法知识、Verilog语法知识、DUT理解、验证过程及种类理解等。

本文深入解析UVM中`uvm_do`宏的内部实现，揭示transaction从生成到驱动的完整数据流，帮助验证工程师掌握sequence和sequencer的协同工作机制。通过时序图和实战案例，详细讲解宏展开流程、回调函数执行时机及仲裁机制，提升定制化sequence和调试能力。

上一篇加法器的UVM验证平台的文章中介绍了两种发送transaction的方法，但是这两种方法其实大同小异，因为uvm_do的这个宏中其实调用了start_item()和finish_item()，下面就详细介绍一下uvm_do系列宏。1、uvm_do系列宏包括：`uvm_do`uvm_do_pri`uvm_do_with`uvm_do_pri_with`uvm_do_on`uv...

sequence相关（核心）

本文仅用于个人学习使用。水平有限，如果出现错误欢迎留言指出。sequence机制提供了丰富的宏用于产生和发送transaction（tr），`uvm_do和`uvm_send都可用于发送tr。区别是`uvm_do可以兼顾创建和随机化tr，`uvm_send仅用于发送tr，通常搭配`uvm_create使用。

为什么cast会为0？使用重载pre_do，mid_do，和post_do的方法只会把简单的方式复杂化。事实上，这几个宏的底层都是`uvm_rand_send_pri_with，其他宏在其基础上做了参数固化，对于`uvm_rand_send_pri_with的源码分析，逻辑和其他的宏一样，只不过这个宏除了调用start_item和finish_item之外，还需要调用get_sequencer来获取sequencer，因此，这一系列宏需要和uvm_create系列宏配合使用。用的比较少，不过多讨论。

1.除了uvm_do 产生transaction，还可以使用uvm_create 与uvm_send 产生： 1）uvm_create 作用是例化transaction。可以做更灵活的处理。 2.可以不用uvm_create 宏，直接调用new 进行例化： 3.uvm_send_pri：

UVM知识点总结

UVM宏的使用（`uvm_create 和 `uvm_send）

2、sequence的仲裁机制 关于sequence的仲裁有一个很好的例子； 之前有一个比喻说sequencer像一把枪，sequence是弹夹，transaction是子弹。这样的话就可以理解为sequencer这把枪可以支持多个弹夹，其中每个弹夹都有不同的子弹。但是在一个确定的时刻只能有一颗子弹被发射。这样的话就有两种方式去控制子弹的发射，第一种是，给弹夹赋予不同的优先级，先发射高优先级弹夹里的所有子弹，等高优先级弹夹里的子弹全部发射完毕后，再发射低优先级弹夹里的子弹，第二种是，不同弹夹具有相同的优

最近有遇到以下场景： 在sequence中do item 的方法如下，而不是直接用uvm_do: req = packet::type_id::create("req"); req.randomize(); `uvm_send; 在test中调用set_inst_override_by_type把sequence中的req override;但最终并没有override 成功；如果用uvm_...

除了uvm_do宏外，uvm_send宏、uvm_rand_send宏、uvm_create宏，其第一个参数都可以是sequence的指针。唯一例外的是start_item与finish_item，这两个任务的参数必须是transaction的指针。此系列一共有8个（do系列和do_on系列各4个），其实这8个系列宏最底层都是uvm_do_on_pri_with这个宏，其他7个都是对他的4个参数做了不同的固化后而形成，先看看他的参数定义。m_sequencer中。的指针，即在哪个sequencer上启动。

简要说明uvm_create和uvm_send

无

a

我们使用uvm_do_on(item,sqr)是可以指定那个sequencer发送此。而且uvm_do系列宏第一个参数即可以是sequence也可以是transaction，当是sequence时使用start任务来启动sequence，当是transaction时使用start_item和finish_item来发送transaction。 1.uvm_do局限性：uvm_do系列宏封装的太好但是灵活性更差。比如场景： 要发送的transaction很复杂（有很多signal），我们需要精细化制定

学习

UVM学习笔记

1.uvm_do系列宏主要有以下8个： 1）uvm_do_on用于显式指定那个sequencer发送此transaction。第一个是transaction 指针，第二个是sequencer 指针。 2）使用uvm_do 时，默认的sequencer 就是此sequence 启动时为其指定的sequencer，sequence 将这个sequencer 的指针放在其成员变量m_sequ