AD917X系列JESD204B MODE20使用

最新推荐文章于 2026-08-22 16:09:11 发布
原创 最新推荐文章于 2026-08-22 16:09:11 发布 · 254 阅读 · 0 ·
本内容遵循CC 4.0 BY-SA版权协议
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
GEO检测
收录于
AD917X系列

当前文章被收录于：

AD917X系列
18 篇文章 3 人学习
订阅专栏 查看详情

MODE20使用8个lane，单通道实数输出

设置DDS频率400   2^32/6000*400

标签
#fpga开发 #嵌入式硬件
ST7102驱动移植与调试实战
k6l7m8n9的博客
02-05 1203
本文详细介绍了在君正T40平台上移植和调试ST7102 LCD驱动芯片的实战经验。内容涵盖硬件接口配置、时序参数调整、寄存器初始化序列编写及常见问题解决，重点解析了ST7102单芯片集成显示与触控功能的特性，为嵌入式设备显示驱动开发提供实用指南。
黑猫带你学UFS协议第23篇：UFS固件升级操作详解（FFU）
热门推荐
黑猫奥利奥的博客
07-12 1万+
摘要：本文介绍了UFS固件更新(FFU)的实现方法与注意事项。根据UFS3.1 JEDEC协议，FFU通过write buffer命令(MODE=0Eh)下载FW固件，随后必须进行power cycle或硬件复位生效。文章详细阐述了FFU操作的10条规则，包括数据分片传输要求、寄存器访问限制等，同时指出协议未明确的厂商实现差异。关键寄存器包括bFFUTimeout、bDeviceFFUStatus和fPermanentlyDisableFwUpdate。
AD917X系列JESD204B MODE21使用
RFSOC的博客
04-15 311
设置DDS =2^32/6000*410 输出410MHz。MODE21和MODE20一样，数据组帧不同。
12、硬件工程师笔试面试——MOS管（2025版本）
XU157303764的博客
09-10 7000
在设计和测试过程中，可以参考相关的EMC测试标准和指南，如CE认证EMC电磁兼容测试介绍 和电磁兼容性（EMC）测试方法与整改指南 ，以及电磁兼容（EMC）的标准与测试内容 ，来确保MOSFET的EMC性能符合行业标准。在高频应用中，MOSFET的开关速度对电路的整体性能至关重要。是一款高电压同步N沟道MOSFET驱动器，具有自举电源电压至114V的能力，宽VCC电压范围，自适应贯通保护功能，以及高达1.4A的峰值顶端栅极上拉电流，适用于分布式电源架构、汽车电源、高密度电源模块和电信系统等应用。
AD917X系列JESD204B MODE4使用
RFSOC的博客
04-14 219
设置CH0_NCO=20MHz CH1_NCO=60MHz,Main_NCO=100MHZ。使用DDS1=20MHz DDS2=20MHZ。MODE4和MODE1类似，带宽扩大一倍，
AD917X系列JESD204B MODE0使用
RFSOC的博客
04-14 442
为适应不同输入信号带宽的需求，复数数据路径可选择1x、2x、3x、4x、6x和8x可配置数据通道插值，主数据路径可选择1x、2x、4x、6x、8x和12x可配置数据通道插值。在超宽数据速率模式，旁路通道选择器和主数据路径，作为单通道16位DAC提供高达6GSPS的数据速率。电路满幅输出电流可调节。信道器和主数据通路内有多种数字处理模块，包括插值滤波器、允许样本数字I/Q 调制或独立（DDS）操作的可旁路NCO、功率放大器保护模块（功率检测和保护(PDP) 模块）以及用于斜坡或设置采样增益的数字增益模块。
AD917X系列JESD204B MODE3使用
RFSOC的博客
04-14 319
DP NCO=100MHz，频谱仪被占用，这里使用1G ADC采集，做FFT。MODE3使用和MODE0基本一样，不同是带宽扩大了。DDS=100MHZ，偏移100MHz。
AD917X系列JESD204B MODE19使用
RFSOC的博客
04-15 246
MODE19和MODE18组帧方式不一样。设置DDS输出200。
AD917X系列JESD204B MODE18使用
RFSOC的博客
04-15 272
MODE18模式纯实数模式。DDS频率设置187.5。
AD917X系列JESD204B MODE11使用
RFSOC的博客
04-15 261
MODE11设置使用插值模式，复数通道。设置NCO=200M。设置DDS偏移110。
AD917X系列JESD204B MODE6使用
RFSOC的博客
04-14 253
MODE6模式和MODE5模式都是N=12位，所以需要拼接后续4bit组成16bit。设置DDS1偏移30MHz，DDS2偏移50MHz。M=4使用两个复数通道。
AD917X系列JESD204B MODE22使用
RFSOC的博客
04-15 251
MODE22和MODE12类似，都是12位。16相复数DDS进行拼接GTX_DATA。设置NCO=200MHz。
FPGA开发三大铁律：位宽、逻辑与连接，为何仿真通过上板却挂？
weixin_47151388的博客
08-21 434
本文摘要：FPGA开发的核心在于硬件思维，需遵循三大纪律：1)位宽意识，避免隐式截断/扩展，确保接口位宽匹配；2)逻辑确定性，if-else写法直接影响电路结构，应明确条件优先级或互斥性；3)系统拓扑正确性，模块连线等同物理导线，需确保协议一致并处理跨时钟域。
【教程】Agilex 5 SOC FPGA的HPS端如何响应FPGA端中断（一）——GIC控制器介绍
weixin_47841246的博客
08-19 321
Agilex5 SoC FPGA HPS中断响应开发指南 本文详细介绍了基于DE25-Nano开发板的Agilex5 SoC FPGA中HPS端响应FPGA中断的完整流程。系统采用GIC-600中断控制器架构，支持三类中断：核间中断(SGI)、私有外设中断(PPI)和共享外设中断(SPI)。
HDMI数据的接收发送实验（二十四）
weixin_38828382的博客
08-20 197
通过仿真观察b通道的10bit数据是否有354、0ab、354这一组固定的数据。在HDMI_TX中，把8bit的RGB数据通过encoder模块转化为10bit数据，再通过serializer模块把10bit数据转化为1bit数据，经过OBUFDS转化为差分信号输出送给HDMI_IN模块用作仿真。HDMI_TX模块需要clk_1x和clk_5x的时钟，所以在HDMI_OUT模块中使用PLL配置输入的时钟sclk，输出一个周期为原时钟五倍的时钟clk_5x和一个周期不变的时钟clk_1x。
STM32H743 FMC与FPGA通信
xingzhemengyou1的博客
08-22 285
STM32H743 与 FPGA 通过 FMC（Flexible Static Memory Controller）接口通信是一种高效、常见的异构系统互联方案，尤其适用于需要高速、大容量数据交换的场景，如工业控制、高速数据采集和信号处理。STM32H743 的 FMC 是一个高度灵活的静态存储器控制器，原本设计用于连接 NOR Flash、SRAM、NAND Flash 等存储器。
FPGA RGMII 接收深度剖析：DDIO‑IN、底层原语、PLL 移相方案对比
xklee的博客
08-18 294
本文针对Intel Cyclone系列FPGA中RGMII千兆接收设计的常见问题进行技术解析。文章指出工程师常踩的三大坑点：直接使用negedge寄存器、混淆invert_input_clock参数含义、误用PLL双相时钟模拟DDR采样。通过对比ALTDDIO_IN IP与底层DDIO原语的关系，详解了硬件本质与工程风险，指出直接使用negedge寄存器会导致时序恶化，而PLL双时钟方案虽然可行但时序收敛难度大。文章给出四种实现方案对比，推荐量产项目优先采用ALTDDIO_IN IP方案，并提供了完整的SD
FPGA PCIe P2P 通讯 实现 GPU Direct RDMA
08-19 392
GPU Direct RDMA 允许 FPGA绕过 CPU 和系统内存，通过 PCIe 总线直接与 GPU 显存进行数据交换。传统路径: FPGA ──DMA──→ CPU内存 ──cudaMemcpy──→ GPU显存 (2次拷贝)GPU Direct: FPGA ──PCIe DMA──→ GPU显存 (1次拷贝, 零CPU参与)优势数据支撑高性能H100 峰值 7.37 GB/s (达 PCIe 极限 93.5%)，帧率 6600+ fps。
FPGA学习篇——以太网学习之通过MDIO接口配置物理层PHY芯片实现
weixin_72950851的博客
08-18 193
常用于以太网的网口线有、RJ11 接口（电话线接口）、SC 光纤接口等。
ARM经模拟开关配置FPGA失败问题的完整解决方案
最新发布
HIZYUAN的博客
08-22 298
客户对产品有远程升级的需求，工程师使用的是AG10K/AG16K型号的AGM FPGA，额外增加模拟开关以实现JTAG烧录模式与ARM AS配置模式的切换。 通过JTAG烧录，Supra软件提示烧录成功，但是FPGA未能正常启动。经检查模拟开关硬件电路设计无误、通信链路正常，进行AS配置时，SPI FLASH的时钟与数据持续有信号，FPGA始终无法完成配置，也不能正常启动工作。 面对此场景，你该如何应对呢
ASC0101S 自动方向双向电平转换器——技术深读：原理、安全机制与抗辐照视角
ANSILIC的博客
08-20 311
I2C、1-Wire 这类总线本来是双向的、没有现成的方向控制信号，直接把 5V 信号怼到 1.8V IO 上，轻则通信偶发失败、重则。代价也要说清楚：O.S. 有固定持续时间（约 30 ns），如果容性负载太重（总线挂太多设备、走线太长），O.S. 可能在信号还没拉到位就超时，导致上升沿变缓、甚至重新触发。没有这个特性的转换器，掉电侧会变成"漏电路径"，把整条总线电压拖垮。更棘手的是有"热插拔"或"多电源域"的场景：板子上有电和没电的模块会动态切换，如果电平转换器件本身不支持局部断电，没电那一侧会。
FPGA复位策略深度解析：异步复位、同步释放与设计最佳实践
weixin_49780322的博客
08-19 314
复位设计看似简单，实则关乎整个系统的稳定性和可靠性。异步复位同步释放方案兼顾了复位响应的及时性和释放的同步性，是FPGA设计中最值得掌握的复位方法论。同时，多时钟域下的复位管理、复位网络的扇出优化等细节同样值得重视。希望本文能帮助读者在项目设计中少走弯路，构建更稳健的复位架构。
AXI4-Stream协议详解与Vivado自定义IP核封装实战
weixin_49780322的博客
08-17 191
在Vivado中点击，在接口配置中手动将s_axis_*和m_axis_*信号组分别映射为AXI4-Stream Slave和Master接口。确认后点击Package IP完成封装。AXI4-Stream协议以其简洁的握手机制和强大的流控能力，成为FPGA高速数据通路设计的首选接口。掌握了TVALID/TREADY握手、自定义IP封装以及Block Design集成这三板斧，就能高效构建复杂的数据处理流水线。从简单的加法器到复杂的图像处理算法，AXI4-Stream都能提供统一、可扩展的接口方案。
247.拉丝机_三维3D设计图纸_包括零件图_机械3D图可修改打包下载.zip
247.拉丝机_三维3D设计图纸_包括零件图_机械3D图可修改打包下载.zip
ComfyUI/Wan2.2 Animate 双人动作迁移重绘视频生成
文件编号：c0183ComfyUI使用教程、开发指导、资源下载：https://datayang.blog.csdn.net/article/details/145220524AIGC工具平台Tauri+Django开源ComfyUI项目介绍和使用https://datayang.blog.csdn.net/article/details/146316250更多工具介绍项目源码搭建介绍：《我的AI工具箱Tauri+Django开源git项目介绍和使用》https://datayang.blog.csdn.net/article/details/146156817图形桌面工具使用教程：《我的AI工具箱Tauri+Django环境开发，支持局域网使用》https://datayang.blog.csdn.net/article/details/141897704
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值