hclk pclk1 pclk2

system_stm32f10x.c system_stm32f10x.cstatic void SetSysClockTo72(void) { __IO uint32_t StartUpCounter = 0, HSEStatus = 0; /* SYSCLK, HCLK, PCLK2 and PCLK1 configuration ---------------------------*/ /* Enable HSE */ RCC->CR |= ((uint...

一、STM32 定时器时钟 对于 SYSCLK（系统时钟）、 HCLK（由 AHB 预分频器直接输出得到）、 PCLK2（外设时钟，由 APB2 预分频器输出得到）、 PCLK1（外设时钟，由 APB1 预分频器输出得到） 这四个时钟的配置一般是： PCLK2 = HCLK= SYSCLK=PLLCLK = 72MHz， PCLK1=HCLK/2 = 36MHz。这个时钟配置也是库函数的标准配置...

RCC ：reset clock control 复位和时钟控制器这里只需要理解时钟部分。

设置系统时钟 SYSCLK、设置 AHB 分频因子（ HCLK ）、设置 APB2 分频因子（PCLK2 ）、设置 APB1 分频因子（PCLK1 ）、设置各个外设的分频因子。控制AHB、 APB2 和 APB1这三条总线时钟的开启、控制每个外设的时钟的开启。对于这四个时钟的配置一般是：。

RCC ： reset clock control 复位和时钟控制器。 设置系统时钟 SYSCLK、设置 AHB 分频因子（决定 HCLK 等于多少） 、 设置 APB2 分频因子（决定 PCLK2 等于多少）、设置 APB1 分频因子（决定 PCLK1 等于多少）、设置各个外设的分频因子；控制 AHB、 APB2 和 APB1 这三条总线时钟的开启、控制每个外设的时钟的...

PCLK1和PCLK2是什么？它们是STM32内部驱动APB1和APB2总线上外设工作的时钟频率信号。它们是固定的吗？NO!它们是可配置的。谁改变它们？开发者 (你)通过配置RCC模块中的APB预分频器 (PPRE1和PPRE2来改变。通常在系统初始化函数 () 中完成。如何改变？设置RCC_CFGR寄存器的PPRE1[2:0]和PPRE2[2:0]位 (或使用库函数如HAL的) 来选择分频系数 (1, 2, 4, 8, 16)。为什么需要知道它们的值？

SYSCLK 系统时钟，最大72MHz.HCLK ：AHB总线时钟，由系统时钟SYSCLK 分频得到，一般不分频，等于系统时钟经过总线桥AHB--APB，通过设置分频，可由HCLK得到 PCLK1与PCLK2时钟不过PCLK2时钟最高可达72MHz，而PCLK1最大36MHz。PCLK2对应APB2外设。PCLK1对应APB1外设。

Advanced High Performance Bus，高级性能总线，又叫PCLK2（peripheral clock2， 外设时钟2），链接内核，CPU,DSP以及高速存储模块。, 高级外设时钟2，，给低速外设提供时钟。，给高速外设提供时钟。

在STM32中，时钟频率、周期、分频系数等关键参数的定义如下：时钟频率（fclk）：时钟信号每秒钟的振荡次数，即基础时钟频率。在STM32中，时钟频率通常指系统时钟（SYSCLK）的频率。SYSCLK频率计算方法：其中，fOSC是外部晶体振荡器的频率，PLLM和PLLN是PLL前置分频和反馈分频系数，PLLP是PLL输出分频系数。时钟周期（Tclk）：时钟信号一个完整的周期所需要的时间，即1/fclk。时钟周期计算方法：Tclk = 1 / fclk。

2.HSI时钟（高速内部时钟）：来源为芯片内部，大小为8M，当HSE故障时，系统时钟会自动切换到HSI，知道HSE启动成功，相当于HSE的替补。9.MCO时钟输出 ：来源为PLLCLK/2、HSE、HSI、SYSCLK，微控制器时钟输出引脚，由PA8复用所得。8.RTC时钟：来源为HSE_RTC（HSE分频得到）、LSE、LSI，为芯片内部的RTC外设提供时钟。4.SYSCLK（系统时钟）：来源为HSI、HSE、PLLCLK，最高速度为72M。高总线时钟）：来源为HCLK分频得到，速度最高为。

通过配置时钟配置寄存器CFGR中的PPRE1[2:0]位，可以选择不同的分频因子（1、2、4、8、16），从而灵活地调整PCLK1的频率。例如，如果我们将PPRE1[2:0]设置为001（具体值取决于微控制器的型号和数据手册），那么分频因子就是2，此时PCLK1的频率就等于HCLK的频率除以2。由于PCLK1直接关联到低速外设的工作频率，因此通过调整PCLK1的频率，可以有效地控制这些外设的功耗。例如，在不需要高速数据传输的情况下，降低PCLK1的频率可以降低外设的功耗，从而延长系统的续航时间。

stm32的各种时钟FCLK、PCLK、HCLK

RCC：reset clock control 复位和时钟控制器。设置系统时钟SYSCLK、设置AHB分频因子（决定HCLK等于多少）、设置APB2分频因子（决 定PCLK2等于多少）、设置APB1分频因子（决定PCLK1等于多少）、设置各个外设的分频因子；控制AHB、APB2和APB1这三条总线时钟的开启、控制每个外设的时钟的开启。对于SYSCLK、 HCLK、PCLK2、PCLK1这四个时钟的配置一般是：PCLK2=HCLK=SYSCLK=PLLCLK=72M， PCLK1=HCLK/2 = 36M。

文章目录 一、RCC主要作用——时钟部分 二、STM32的时钟源和时钟树分析 2.1、时钟源 2.2、时钟树 2.2.1、HSE高速外部时钟信号 2.2.2、PLL时钟源 2.2.3、PLL时钟PLLCLK 2.2.4、系统时钟SYSCLK 2.2.5、AHB总线时钟HCLK 2.2.6、APB2总线时钟HCLK2 2.2.7、APB1总线时钟HCLK1 2.3、其他时钟 2.3.1、USB时钟 2.3.2、Cortex系统时钟 2.3.3、ADC时钟 2.3.4、RTC时钟

AHB、APB详解和FCLK,PCLK,HCLK详解

从本章开始，我们就已经开始了中级篇的学习。在这一阶段，我们主要学习时钟RCC，中断定时器，串口通信，DMA，读写EEPROM，读写串行Flash以及FatFs的知识点，整体难度又上升了一部分。所以之前的代码功底，C语言编写能力以及单片机的使用至关重要。如果想学习的同学们可以观看我之前写的初级篇的内容。创作不易，点个三连支持一下吧！

HSE 是高速的外部时钟信号，可以由有源晶振或者无源晶振提供，频率从4-16MHZ不等。这个函数采用库函数编写，函数有个形参RCC_PLLMULL_x，RCC_PLLMULL_x用来设置PLL的倍频因子，在调用的时候形参可以是：RCC_PLLMul_x,x:[2,3,⋯16]，这些宏来源于库函数的定义。在主函数中，可以调用HSE_SetSysClock()函数把系统时钟设置成各种常用的时钟，然后通过MCO引脚监控，或者通过LED闪烁的快慢体验不同的系统时钟对同 一个软件延时函数的影响。

我用的是正点的STM32F103来进行学习，板子和教程是野火的指南者。之后的这个系列笔记开头未标明的话，用的也是这个板子和教程。

本文讲述了时钟树的全貌，进一步讲述了时钟系统相关理论知识。