PLL（六）数控振荡器（DCO）详解

数控振荡器（DCO）详解
目录
一、DCO 是什么
二、DCO 与 VCO 的本质区别
三、DCO 基本工作原理（含最简示意图文字说明）
四、最简 DCO 电路（环形 DCO，可综合）
五、关键性能参数
六、典型应用
七、总结
参考资料

数控振荡器（DCO）详解（含最简原理示意图文字说明）

一、DCO 是什么

DCO（Digitally Controlled Oscillator，数控振荡器），也称 NCO（Numerically Controlled Oscillator），是全数字电路实现的频率 / 相位可控振荡器，是全数字锁相环（ADPLL）、DDS（直接数字频率合成）、时钟恢复、软件无线电的核心模块。

输入：数字频率控制字 FCW（二进制）
输出：离散数字方波 / 正弦样本（或经 DAC 转模拟波形）
核心特点：全数字、无模拟调谐、分辨率高、可编程、易集成

二、DCO 与 VCO 的本质区别

VCO（压控振荡器，模拟 PLL 用）：输入 = 连续电压；输出频率随电压连续可调；依赖 LC/RC/ 运放；高频好、噪声低、但不灵活、难集成。
DCO（数控振荡器，数字 PLL 用）：输入 = 数字控制字；输出频率按固定步进量化可调；全数字逻辑门 / 寄存器；可编程、易集成、低功耗、中低频优。

三、DCO 基本工作原理（含最简示意图文字说明）

1）最简 DCO 原理示意图（文字版）plaintext 基准时钟 f_ref（高频固定）
↓
┌───────────────┐
│ 相位累加器 │ ← 频率控制字 FCW（数字输入）
└───────────────┘
↓（相位序列）
┌───────────────┐
│ 相位→频率转换 │（延迟链/环形振荡/查找表）
└───────────────┘
↓
输出 f_out（数字方波/正弦）

2）模块说明（对应上图）
基准时钟（f_ref）：提供固定高频时序（如 100 MHz），决定频率分辨率上限。
频率控制字 FCW：N 位二进制数，来自数字环路滤波器（DLF），值越大，输出频率越高。
相位累加器（核心）：每个基准时钟周期，累加一次 FCW，输出模 2^N 的 “相位锯齿波”，本质是累积相位。
相位→频率转换：
最简：环形延迟链（反相器环），用相位值选通不同延迟单元，改变振荡周期。
常用：正弦查找表 LUT，相位地址→幅度样本，输出数字正弦波。
输出：数字方波（环形 DCO）或数字正弦样本（LUT‑NCO）。

3）频率公式（核心）

四、最简 DCO 电路（环形 DCO，可综合）

1）结构（3 级反相器环 + 控制门）plaintextEnable → NAND → INV1 → INV2 → INV3 → 反馈回 NAND
↓
Output
2）工作过程（文字说明）
Enable=1：环路闭合，信号在 3 级反相器间循环，每级延迟 t，周期 ≈ 6t，输出方波。
Enable=0：环路断开，振荡停止。
可调版：增加并联延迟单元组，用 FCW 选通不同数量延迟，改变周期，实现频率数控。

五、关键性能参数

频率分辨率：由 (f_{\text{ref}}) 和 N 决定，典型 32 bit / 100 MHz → 约 0.023 Hz 分辨率。
频率范围：理论 0 ~ (f_{\text{ref}}/2)；实际受逻辑速度限制，常见 ≤ 1 GHz。
相位噪声 / 杂散：无模拟噪声，但有相位截断杂散（LUT 位数决定）。
锁定时间：微秒级，远快于模拟 PLL。

六、典型应用

全数字锁相环（ADPLL）：FPGA/SoC 片上时钟生成。
直接数字频率合成（DDS）：通信调制、信号源。
时钟数据恢复（CDR）：高速串行接口（PCIe/USB4）。
软件无线电（SDR）：可编程载波频率。
低功耗嵌入式：MCU 内部时钟倍频。

七、总结

DCO 是数字世界的 “频率标尺”：用数字累加 + 相位转换替代模拟调谐，实现高精度、可编程、易集成、低功耗的频率生成，是现代数字 PLL 与频率合成的基石。

参考资料