本文深入介绍了Xilinx FPGA的内部结构，从最基本的BEL（Basic Element of Logic）到Device的六个层次：BEL、Site、Tile、FSR、SLR和Device。BEL包括LogicBEL（如LUT、FF、CARRY）和RoutingBEL（如FFMUX、DOUTMUX）。Site由BEL、输入输出管脚和内部连线组成，对应于Slice、DSP48、BRAM等模块。Tile是Site的集合，FSR（Fabric SubRegion）由一组Tile构成，用于时钟路由。SLR（Super Logic Region）在多Die FPGA中用于区分不同区域。最后，Device代表整个FPGA芯片。
在Xilinx FPGA中，从底层到整个设备可以划分为6个层次：
下面我们从下到上依次来看一下各个定义。
BEL是最底层的基本元素，也可以叫atomic unit(原子单位)，BEL是FPGA中最小、不可分割的组件。BEL有两种：Logic BEL和Routing BEL。像我们常说的LUT、FF、CARRY都属于Logic BEL，Routing BEL我们平时不常说，很多工程师可能也没太听过，像FFMUX和DOUTMUX都属于Routing BEL，它们分别长下面这样：
在Vivado综合或实现的Design中，可以看到会在每一个模块下都会有Nets和Leaf Cells。
6092
1758
1905
1669
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
扫一扫
