DRAM中的DLL/PLL是什么？

最新推荐文章于 2026-06-04 00:14:18 发布
翻译 最新推荐文章于 2026-06-04 00:14:18 发布 · 5.6k 阅读 · 4
本文深入探讨了1990年代Rambus公司设计的第一代结合DLL和PLL的DRAM技术，该技术显著提高了DRAM的数据传输速率，使其达到500MHz，比当时最好的DRAM信号传输速率高8倍。了解DLL和PLL在DRAM中的作用，以及它们如何共同提升内存性能。

随着CPU的速度的增长，内存的性能限制了系统的性能，为了保证系统性能的增长，内存的性能也必须增长，提高内存性能的一个重要的方面就是提高数据进出DRAM的速度。在1990年代，Rambus设计了第一代结合了DLL和PLL的DRAM，这是一个很重要的创新，它使得DRAM可以达到500Mhz的信号频率，这比当时最好的DRAM信号传输速率高8倍。


然而DRAM中的这个DLL/PLL到底是什么呢？




http://www.rambus.com/documentation/inventions/item/759-dll-pll-on-a-dram

【DRAM存储器十五】DDR介绍-关键技术之DLL和prefetch
highman110的博客
10-13 4132
详述DDR DLL和预取原理以及几个DDR相对初代SDRAM新增的时序参数
Memory System - Cache、DRAM、Disk学习笔记
weixin_43070186的博客
07-18 3494
DRAM系列读书笔记，主要记录学习过程中的一些问题和一些自己的理解 Charpter7 Overview of DRAM 7.1 DRAM Basics:internals, Operation 1、X2、X4、X8 dram的概念： X几的DRAM就表示一个bank是由几memory array组成的，这几个memory array的操作都是同步的，所以X几的DRAM的每一个列地址就相当于可以存储几bit的数据。 如：x2的DRAM表示一个bank是由两个memory array组成的，由于对这
DDR-SDRAM技术原理总结
ctbinzi的专栏
06-14 4976
DDR SDRAM 全称： Double Date Rate Synchronous Dynamic Random Access Memory先说RAM（Random Access Memory），字面意思：随机访问存储器，其特点是可任意访问一个内存地址，其访问时间是一样的（相对于RAM出现之前的卡带和硬盘）。进一步DRAM（Dynamic Random Access Memory），与其相对应的是SRAM（Staic Random Access Memory），两者区别在于物理结构不一样，SRAM使用4-
（7）初始化DRAM并重定位代码到DRAM中
glass_love
07-12 974
一、DRAM初始化步骤 第一步、设置 DRAM Driver Strength( 内存访问信号的强度) 第二步、初始化 PHY DLL 第三步、初始化 DMC0 第四步、初始化 DDR2 DRAM 二、相关代码 1、dram_init.S #include "s5pv210.h" // MemControl BL=4, 1Chip, DDR2 Type, dynamic self refresh, force precharge, dynamic power down off #define D
DRAM的信号完整性
arren2011的专栏
10-21 2988
RAM的种类 目前D厂常用的是SDRAM、DDR、DDR2、DDR3。SRAM容量不能满足要求,成本又太高。DRAM，每个内存单元更少的电路实现，内存单元基于电容器上贮存的电荷，典型的DRAM 单元使用一个电容器及一个或三个FET(场效应晶体管)制成。低成本、高密度，缺点：信息易丢失。SRAM，每单元六个FET 器件。与DRAM 相比，SRAM 使用起来更简便，接口更容易，数据访问时间更快。
Memory Systems- Cache Dram Disk Chapter 7.3-7.5
vvvvvampire的博客
12-08 463
Memory Systems- Cache Dram Disk
7.3.3 Comparison of Technologies in Rambus and JEDEC DRAM
最新发布
zjsilicon的博客
06-04 144
本文对比分析了四项关键技术（可编程CAS延迟、突发长度、双边缘时钟、片内PLL/DLL）在JEDEC标准DRAM与Rambus专利架构中的不同实现。JEDEC采用宽并行总线和固定参数，而Rambus通过窄串行包化协议支持事务级动态配置，体现了1990年代内存架构的设计理念差异。该比较揭示了Rambus突破传统的技术特点及其与主流标准的根本分歧。（99字）
深入解析DLL与PLL：芯片时钟网络设计的核心差异与应用场景
weixin_29248653的博客
01-30 343
本文深入解析了DLL（延迟锁定环）与PLL（锁相环）在芯片时钟网络设计中的核心差异与应用场景。通过对比两者的工作原理、内部结构及性能参数，揭示了DLL在时钟同步和PLL在频率生成方面的独特优势，并提供了实战选型指南和设计优化技巧，帮助工程师在高速SerDes、DDR内存接口等场景中做出更优选择。
3D DRAM如何做到高带宽低延时？
数字IC那些事儿的博客
11-17 1171
3D DRAM（例如 HBM、Wide I/O）之所以能做到，不是依赖某一个技术，而是几项关键架构——主要来自。下面我从“带宽”和“延时”分别拆开讲，最后总结你在 IC 设计中可能最需要关注的关键点。
DRAM的DLL为啥一直只存在在DDR系列里面呢？下次不要再迷茫了
一个DRAM从业者的告白
03-18 865
【代码】DRAM的DLL为啥一直只存在在DDR系列里面呢？下次不要再迷茫了。
i.MX8MP平台开发分享（clock篇）- clk概念和芯片手册
Muggle的博客
01-14 2050
这一类clock具有固定的factor（即multiplier和divider），clock的频率是由parent clock的频率，乘以mul系数，除以div，多用于一些具有固定分频系数的clock。下图是时钟树，首先是使用24MHz生成各类PLL，公式在上一章，然后各个时钟mux模块可以从这些PLL，24Mhz时钟和外部clk中选择自己的父时钟，再根据想要的频率值设置分频值，就得到了相应频率的时钟。width：控制分频比的bit位数，默认情况下，实际的divider值是寄存器值加1。
DDR的原理和时序
热门推荐
Mr.Wing的博客
04-24 2万+
http://www.hackhome.com/InfoView/Article_92586.html DDR SDRAM 全称为 Double Data Rate SDRAM，中文名为“双倍数据流 SDRAM”。DDRSDRAM 在原有的 SDRAM 的基础上改进而来。也正因为如此，DDR 能够凭借着转产成本优势来打败昔日的对手 RDRAM，成为当今的主流。由于 SDRAM 的结构与操作在上文已...
DDR 延迟锁定回路（DLL）
嵌入式技术在路上
04-02 8594
DDR 延迟锁定回路（DLL） 转载自http://www.cnblogs.com/shengansong/archive/2012/09/01/2666213.html DDR SDRAM对时钟的精确性有着很高的要求，而DDR SDRAM有两个时钟，一个是外部的总线时钟，一个是内部的工作时钟，在理论上DDR SDRAM这两个时钟应该是同步的，但由于种种原因，如温度、电压波动而
DDR4 Spec 第四章 4.4-4.6
up up up!
01-15 3750
4.4-4.6章节包含DLL的开启和关闭，以及输入时钟频率的改变。
FPGA 专业术语介绍
w1ndowsZzz__的博客
08-14 1570
励志成为一篇fpga的百科全书文档(ง๑ •̀_•́)ง
浅析ip核—PLL&RAM&FIFO
执迷不悟
11-14 3587
浅析ip核—PLL&RAM&FIFO前言一、PLL（锁相环）1、PLL简介2、IP核的使用3、IP核的仿真 前言 ip核 ：知识产权核或知识产权模块；IP主要分为软IP、固IP和硬IP。软IP是用Verilog/VHDL等硬件描述语言描述的功能块，但是并不涉及用什么具体电路元件实现这些功能。固IP是完成了综合的功能块。 有关详情可以参考下例网址; IP核. 一、PLL（锁相环） 1、PLL简介 PLL英文：Phase locked Loop; PLL：是一种反馈控制电路，其特点是利用外
DDR存储接口中的DLL系统分析介绍
鹰飞天下
09-14 1223
DDR3 SDRAM即第三代双倍数据传输速率的同步动态随机存取存储器，遵循联合电子器件工程委员会开发的新一代内存技术JEDEC79-3A标准。为了满足频率提升的需要，DDR3 SDRAM与现有DDR1 SDRAM和DDR2 SDRAM所采用的总线型设计有了很大不同，这将会使主板芯片组的内存控制器设计产生巨大的变化。DDR3SDRAM控制器中采用了阻抗自调整以保证DDR3 SDRAM的所有DQ端输出...
DDR知识补遗
jia_weihui的博客
12-24 1273
为了速率的提升，在SDRAM读取数据时，把同步时钟的上升沿和下降沿都利用上，这样速率会比SDRAM快一倍，于是就有了DDR内存，图中的CAS-2指的是RAS与CAS之间延时两个周期。如上图DRAM的内部结构，当对DRAM进行读操作时，wrod Line选通，Sense感知Bit Line上的电平，（此时Bit Line上的值代表电容记录的状态），当对DRAM写时，Word Line选通，Bit Line上是要写的内容（根据Bit Line上的“0”，“1”通电容进行充放电），电容的状态需要不断刷新来保持。
PLL&DLL
qq_33473931的博客
09-05 1786
链接：后续补充整理。
DDR3 DDR4的DLL 与LPDDR4中的OSC 对读写DQS与DQ之间的延迟的影响
qq_33473931的博客
11-08 2310
（1）DDR中对于读操作，利用DLL实现读DQS与外部时钟的对齐。这样读的DQS与PHY上的时钟相位是对齐的，这样可以降低PHY的设计复杂度。（2）对于LPDDR4，为了节省功耗，所以不采用DLL。但这样读DQS是与PHY上的时钟是异步的，所以需要PHY这边用异步FIFO完成传输。（3）对于写操作，DDR内部DQS与DQ的传输延迟是比较小的，所以对于写DQS2DQ的延迟无需太多关注。但对于LPDDR4，为了减少功耗，所以对于写，DQ先采到，DQS后面采到；所以中间的延迟会比较大。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值