【Zynq UltraScale+ MPSoC解密学习5】Zynq UltraScale+的RPU

目录

一、简单介绍

二、Cortex-R5的结构（单核）

2.1 Data Processing Unit

2.2 Load/Store Unit

2.3 PreFetch Unit

2.4 L1 memory system

2.4.1 Icache和Dcache

2.4.2 Memory Protection Unit（MPU）

2.4.3 Tightly-Coupled Memory（TCM）接口

2.4.4 Error correction and detection

2.5 L2 AXI interfaces

2.5.1 AXI master接口

2.5.2 AXI slave接口

2.5.3 外设接口

2.6 其他模块

一、简单介绍

RPU， Real-time Processing Unit，实时处理单元。
Zynq UltraScale+里的RPU采用的是双核Cortex-R5，是Cortex R系列的第二代产品（第一代是R4）。
我们知道ARM家族现在有三类主流产品，其中Cortex A系列主打高性能，Cortex M系列主打低功耗，而Cortex R系列则一直比较低调，主打但是更快的响应，也就是高性能实时处理。R系列的处理器一般用于硬盘控制器、消费电子设备、汽车应用等等。
在U+里，Cortex-R5扩展了Cortex-R4的功能集，增强了可靠实时系统中的错误管理，能够很好的服务于网络和数据存储应用，效率和可靠性都很高。 

二、Cortex-R5的结构（单核）

R5是基于ARMv7架构，根据ARM的TRM文档，单核的R5结构图如下：
 
主要有以下Features:
• Data Processing Unit
• Load/Store Unit
• PreFetch Unit
• L1 memory system
• L2 AXI interfaces
• Dual-redundant core 
• Split/lock 
• Hard error features
• Debug 
• System control coprocessor 
• Interrupt handling 
• Power management 
下面我们挑几个主要的模块单独做下介绍。

2.1 Data Processing Unit

Data Processing Unit，DPU，数据处理单元。
DPU包含处理器的大部分程序可见状态，比如通用状态寄存器、状态寄存器和控制寄存器