跨时钟域处理(多bit)_2024年10月21日

原创 已于 2024-10-29 15:32:15 修改 · 490 阅读 · 3 ·
本内容遵循CC 4.0 BY-SA版权协议
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
GEO检测
标签
#Verilog
于 2024-10-29 15:31:17 首次发布

多bit不能打两拍，布线长度不同，易出现中间态，发生数据错误

① 格雷码同步（慢到快）

适用于地址或者数值依次增加或减少的情况
必须慢时钟域到快时钟域（快到慢必会丢失数据）
![在这里插入图片描述](https://i-blog.csdnimg.cn/direct/3f7b6048527f434a8e7512c1c7cd971d.png
在这里插入图片描述

② DMUX（快到慢）

支持跳变的多bit数据，支持快到慢但源data必须保持足够长的时间（至少3~4个目的端cycle）
在快时钟域下单周期变化的数据是无法同步到慢时钟域下的（需使用异步fifo缓存）
在这里插入图片描述

笔试题：实现100M到50M的同步

![在这里插入图片描述](https://i-blog.csdnimg.cn/direct/9a4e3429a26f406a9c7ce180704211cd.png
在这里插入图片描述在这里插入图片描述

③ 握手同步

用一个单比特的控制信号（如数据有效信号）来同步多比特的数据信号
在这里插入图片描述在这里插入图片描述driver和receiver两个模块，driver时钟域下data_ack打两拍，用ack用一个脉冲做标记信号，不会一直为高：
在这里插入图片描述

④ 异步fifo（另一篇）

(一)异步FIFO的设计
一个粉尘的成长博客
11-17 650
异步FIFO的设计与验证
为什么多比特不能采用打两拍的方法进行跨时钟域同步？
qq_38374491的博客
07-25 6212
（1）为什么多比特不能采用打两拍的方法进行跨时钟域同步？ 原因1：假设从时域A垮到时域B，是域A从00变到11，在时域B还能采样到从00变到11吗？在时域B中，时钟的上升沿来的时间是肯定一致的，但是各个bit从时域A到达时域B的时间是不一样的，slack不一样，亚稳态恢复到稳态的时间也是不一样的。因此也就是说00中的两个0并不是同时变成1的，因此子时域B中可能采到中间态01或10。 原因2：还有一个原因是单比特发送亚稳态的概率变成多bit后概率会大很多。我们不这样做是可以降低亚稳态发生的概率的。 以上是我的
跨时钟域信号如何处理（二、多bit信号）
luoai_2666的博客
08-12 1万+
1
【跨时钟域】多比特信号跨时钟域
qq_41654814的博客
07-29 1268
上一节讲到了多比特信号的跨时钟域设计，这一节深入一点，讲多比特信号的跨时钟域设计。多比特信号的跨时钟域设计无法使用 2 flop synchornizer来解决。
跨时钟传输——多比特
carrotbanana的博客
09-15 6600
单比特慢到快的跨时钟传输(电平同步器、边沿检测同步电路)、单比特快到慢传输引起的数据丢失问题（脉冲同步/脉冲检测）。：数据准确性和关联性问题。
数字IC设计——跨时钟域篇4（多比特处理）
Lucky
03-02 957
数字IC设计——跨时钟域篇4（多比特处理） 一、 两级触发器的问题 两级触发器存在的问题 如果简单的按照单比特信号穿越方法各bit打两拍单独穿越，则会造成各个bit穿越时间不一致（寄存器对于每个信号的延迟时间不一样），则会造成另一个时钟域里面有一些被前一个时钟沿采到了，有些被后面的采到了，导致目的时钟域采到的值错误，造成中间态无意义的数据。 解决多比特跨时钟域方法 如果多比特信号之间存在逻辑关联性，可以在源时钟域将信号合成一个单一的控制信号，然后进行两级寄存器同步。 下左图是错误的处理方式，右图是正确的
跨时钟域处理(单bit)_2024年10月21日
iKUNqa的博客
10-21 456
在快时钟域clk下对慢时钟域信号进行打拍。
使用多路选择器(MUX)完成跨时钟域传输(含代码)
weixin_47113615的博客
09-18 2504
MUX完成多bit信号跨时钟域传输的代码
跨时钟域相关（单bit，多bit，异步fifo）
spx1164376416的博客
04-18 7403
1.什么是亚稳态？ 触发器无法在某一个规定时间段内产生一个确定的状态。 原因：由于触发器的建立时间和保持时间不满足，当触发器进入亚稳态，使得无法预测该单元的输出，这种不稳定是会沿着信号通道的各个触发器级联传播。 消除：两级或多级寄存器同步。理论上亚稳态不能完全消除，只能降低，一般采用两级触发器同步就可以大大降低亚稳态发生的概率，再加多级触发器改善不大。 2.如何降低亚稳态的概率 （1）双D触发器打拍； （2）用反应更快的D触发器； （3）引入同步机制； （4）改善时钟质量，用边沿变化快速的时钟信号消除； （
《数字IC: Verilog》4.2 跨时钟域传输：慢到快
u011461647的博客
08-30 1771
理论上讲，快时钟域的信号总会采集到慢时钟域传输来的信号，如果存在异步可能会导致采样数据出错，所以需要进行同步处理。此类同步处理相对简单，一般采用延迟打拍法，或延迟采样法。 延迟打拍法 最常用的同步方法是双级触发器缓存法，俗称延迟打拍法。异步信号从一个时钟域进入另一个时钟域之前，将该信号用两级触发器连续缓存两次，可有效降低因为时序不满足而导致的亚稳态问题。电路示意图如下。 一般设计中使用两级触发器进行缓存即可满足设计时序需求。大量实验表明，三级触发器缓存可解决 99% 以上的此类异步时序问题。 两级触发器
IC学习笔记9——多比特信号的跨时钟域处理方法之“MUX/DMUX同步器”
热门推荐
qq_32100199的博客
05-25 1万+
一、“打两拍”处理多比特信号跨时钟域的问题 如上图所示adata信号从2’b00变到2‘b11，一段时间之后再变为2’b00，但是因为寄存器同步器的delay有随机性，可能是一个周期之后就同步过去了，也可能需要两个周期。 这样我们就可能在bdata1上看到一个周期的2’b01，之后也可能看到一个周期的2’b10，这两个值都是adata没有出现过的，也就是说bdata1出现了错误的值。 为了解决这个问题，我们介绍一种"MUX/DMUX同步器“来解决多比特信号的跨时钟域问题。 二、MUX/DMUX同步器 2.
【IIC每日一题：CDC多比特传输-异步FIFO】
最新发布
li_kin的博客
11-20 1193
CDC 多比特跨时钟域 异步FIFO
多bit信号跨时钟域（CDC）处理方法
2401_83129283的博客
03-15 6829
如果简单将多bit信号拆分成好几个单bit信号，分别采用寄存器来进行传输，那么由于每个寄存器的位置不同，布局布线会导致每个数据到达下一级寄存器的延时不同，可能会采样的中间变化的任何值。
跨时钟域分析——单比特信号同步
笨蛋大乌龟的博客
04-09 8396
处理跨时钟域的数据有单bit和多bit之分，而打两拍的方式常见于处理单bit数据的跨时钟域问题。打两拍本质就是定义两级寄存器对数据进行延拍。流程如下图所示：两级寄存器的原理：两级寄存是一级寄存的平方，两级并不能完全消除亚稳态危害，但是提高了可靠性减少其发生概率。总的来讲，就是一级概率很大，三级改善不大。信号同步的要求： 为了使同步工作能正常进行，从某个时钟域传来的信号应先通过原时钟域上的一个...
FPGA跨时钟域打两拍和三拍问题
weixin_30700977的博客
07-22 5707
一个寄存器就打一拍；异步处理一般是打两拍；打三拍是为了判断上升沿或下降沿。 转载于:https://www.cnblogs.com/shanchuang-119/p/11223836.html
跨时钟域处理
sxlwzl的专栏
03-19 3804
zz : http://bbs.ednchina.com/BLOG_ARTICLE_3019491.HTM  时钟对于FPGA就像我们的心脏，时刻控制着“跳动”的频率以及“血液”的流速；时钟域好比通过心脏的血液血型，不同血型的血液会产生排斥作用。在设计中建议时钟越少越好，好比于人有两个甚至更多的心脏，其内脏工作将会多么混乱。但是某些情况下多时钟又不可避免，比如从FPGA外部输
FPGA逻辑设计回顾（5）多比特信号的CDC处理方式之MUX同步器
Reborn Lee
01-12 6392
多比特信号即位宽不为1的数据，对这种信号进行跨时钟域处理时，我们关注的重点就和单比特信号不太一样了，有的时候我们甚至不再关注源时钟与目的时钟之间的快慢，而是如何将数据传输到对面而不会出错。
跨时钟域同步1---亚稳态的产生和解决方案
耐心的小黑的博客
03-08 2613
以下内容摘自：《正点原子逻辑设计指南》 逻辑设计中一般存在多个时钟，那么信号在多个时钟之间如何切换呢？这个就涉及到了异步电路设计，异步电路设计也是逻辑设计中非常重要的设计，可以说异步处理不好，逻辑出问题的可能性非常大。 一、亚稳态简介 在介绍异步设计方法之前，我们先了解下亚稳定的概念，为什么要先了解亚稳态呢？因为异步电路如果直接使用寄存器采样会出现问题，最常见的就是出现亚稳态。寄存器采样需要满足一定的建立时间（setup）和保持时间（holdup），而异步电路没有办法保证建立时间（setup）和保持时间（h
《Clock Domain Crossing》 翻译与理解（5）多信号跨时钟域传输
weixin_43537385的博客
03-17 3410
本系列将对sunburst design网站的2008最佳文章《Clock Domain Crossing (CDC) Design & Verification Techniques Using SystemVerilog》进行翻译和基于自我理解的分析阐述，本文介绍多信号跨时钟域传输。 多信号跨时钟域传输 多信号传输和多比特数据跨时钟域传输是不完全相同的，多信号通常指的是多个单比特控制或使能信号，跨时钟域后对某个寄存器或者触发器进行控制，当然本文介绍的传输方法也适用于多比特数据跨时钟域传输。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

iKUNqa

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值