基于FPGA的FM调制模块设计Verilog代码ISE仿真

名称：基于FPGA的FM调制模块设计Verilog代码ISE仿真（文末获取）

软件：ISE

语言：Verilog

代码功能：FM调制模块设计

1. 工程文件

2. 程序文件

3. 程序编译

4. RTL图

5. Testbench

6. 仿真图

整体仿真图

调制模块

解调模块

部分代码展示:

//FM设计
module FM_ctrl(clock, reset, code_in, code_out);
   input   clock;//输入时钟
   input   reset;//复位
   input   code_in;//输入调制信号
   output  code_out;//输出解调信号
   wire    FM;
  
   //FM调制模块
   Modulate U_Modulate(
   .clock(clock), //输入时钟
   .reset(reset), //复位
   .code_in(code_in), //输入调制信号
   .FM(FM)//输出FM信号
   );
   
   ////FM解调模块
   decode U_decode(
   .clock(clock), //输入时钟
   .reset(reset), //复位
   .code_out(code_out), //输出解调信号
   .FM(FM)//输入FM信号
   );
   
endmodule

源代码

 扫描文章末尾的公众号二维码