高云FPGA系列教程（基于GW1NSR-4C TangNano 4K开发板）

本篇安装高云的开发软件Gowin，并且描述了一个基于高云fpga的程序的开发环境和完整的下载运行过程。Gowin 软件是广东高云半导体股份有限公司的 FPGA 开发软件。

至此，高云FPGA和MCU开发环境就搭建完成了，整体还是比较简单的，几乎是一键完成，下一篇文章我们进行实际的FPGA和MCU开发。本文是高云FPGA系列教程的第1篇文章。

FPGA（现场可编程门阵列）是一种可通过编程配置实现特定硬件功能的半导体器件，其核心原理是基于查找表（LUT）和可编程互连结构，允许工程师在芯片级别定制数字电路。这种技术价值在于提供了硬件设计的灵活性，能够实现并行处理、低延迟和高能效的专用硬件加速，广泛应用于通信、图像处理、工业控制和嵌入式系统等领域。随着国产化需求的提升和供应链安全意识的增强，国产FPGA方案因其性价比和本土化支持优势，正成为工程师在**嵌入式开发**和**硬件加速**场景下的重要选择。本文以高云半导体GW1NSR-4C芯片为例，探讨其集

GW1NSR-4C ARM部分共有2个串口外设，都挂载在APB1总线上，最高支持波特率921.6Kbit/s，无奇偶校验位，8位数据位，1位停止位，支持高速测试模式 HSTM（High Speed Test Mode），即每个时钟周期输出1位数据，可以在短时间内传输大量数据。官方手册上没有描述发送和接收缓存FIFO的深度，所以不确定是否支持缓存。

项目需要做什么，了解系统的功能，如果是大型的项目还会划分模块二选一多路器，两个输入IO（a,b）可以是高电平可以是低电平,一个sel选择信号当sel为0时候输出按键1的状态当sel为1时候输出按键2的状态。

PCI-Express(peripheral component interconnect express)是一种高速串行计算机扩展总线标准，它原来的名称为“3GIO”，是由英特尔在2001年提出的，旨在替代旧的PCI，PCI-X和AGP总线标准。PCIe属于高速串行点对点双通道高带宽传输，所连接的设备分配独享通道带宽，不共享总线带宽，主要支持主动电源管理，错误报告，端对端的可靠性传输，热插拔以及服务质量(QOS)等功能。

SoC（片上系统）作为集成了处理器核心与可编程逻辑的异构计算平台，其核心价值在于通过硬件加速与软件灵活性的结合，实现性能与能效的平衡。从技术原理看，SoC开发需要并行管理FPGA侧的硬件描述语言（如Verilog）综合布局布线，以及MCU侧的嵌入式C/C++编译调试，形成“双工具链”协同的工作流。这种开发模式尤其适用于需要实时信号处理、协议转换或定制硬件加速的场景，例如边缘计算设备或工业控制器。本文以高云GW1NSR-4C（集成ARM Cortex-M3硬核）为例，详解如何配置FPGA开发环境（云源软件）与

GW1NSR-4C ARM处理器部分共有两个定时器，这两个定时器都是32位的，可以产生中断请求，也可以对外部输入信号进行计数，这两个定时器都挂载在APB1总线上，时钟源是PCLK1。

在官网下载即可，有免费个人使用的社区版。- 程序下载：装好驱动直接点这个就可以下载。- 测试文件(文件testbeach.v)- 引脚约束文件(文件kb1.cst)- 顶层模块（文件main.v）五、看到开发板开始呼吸就是完成了功能。四、代码下载（需要先进行代码的编译）二、代码（如下三个文件）三、modulesim。

在数字电路与FPGA开发中，IP核（知识产权核）作为预设计、已验证的功能模块，是提升开发效率、保证设计可靠性的核心技术。其原理在于将复杂的硬件功能（如时钟管理、存储器、接口协议）封装成可配置的模块，开发者通过参数化配置即可调用，无需从晶体管级重新设计。这项技术的核心价值在于大幅缩短产品研发周期，降低设计风险，并确保性能最优。IP核广泛应用于通信、图像处理、工业控制等领域，是实现复杂片上系统（SoC）的基础。本文聚焦高云FPGA平台，深入探讨其片上振荡器（OSC）、锁相环（PLL）等关键时钟IP的配置方法，并

FPGA作为一种逻辑芯片，硬件架构独特，具有并行性、低延时性和灵活性等特性，应用领域广泛。FPGA市场主要玩家是英特尔、AMD、莱迪思、Microchip、Achronix等；国内厂商包括复旦微电、紫光国微、安路科技、东土科技、高云半导体、京微齐力、京微雅格、智多晶、遨格芯等。本篇主要介绍高云FPGA芯片和入手开发板详细介绍。高云半导体Arora Ⅴ系列FPGA产品是高云半导体晨熙®家族第五代产品。基于22nm先进工艺的可编辑逻辑器件。

②进行仿真配置过程如下图，在进行仿真配置（鼠标右键--Add to Project--Simulation Configuration ）的过程中有2个点是容易忘记的，在此提醒。以型号为“GW5A-EV25MG196SC2/I1”的高云FPGA情况为例，该型号高云FPGA具有逻辑单元-查找表（LUT4）23040个，逻辑单元-寄存器（REG）23040个，BSRAM为1008Kb。是构成高云半导体 FPGA 产品内核的基本单元，如图2-2所示，每个基本单元可由。高云FPGA的组成如图2-1所示，由。

高云FPGA调试记录（一）点灯

使用高云内置IP核实现多路不同时钟输出输入时钟50M由晶振提供软件开发环境高云V1.99版本硬件开发环境采用小梅哥ACG525(主芯片GW5A-LV25-UG324C2)

高云FPGA HyperRAM读写

国产高云系列FPGA纯verilog图像缩放，工程项目解决方案，提供2套Gowin工程源码和技术支持

总的来说，GW1NSR-4C这颗FPGA可以使用的IP核不算太多，但基本的PLL，FIFO，RAM，DSP都有，还有一些非常实用的协议IP，如I2C，SPI，UART主机从机，以及之间的相互转换都有相应的IP，还有一些多媒体相关的IP，可以满足大多数的需求。联合ModelSim仿真也比较简单，只需要添加一个仿真库文件即可完成所有IP的仿真，还是非常方便的。