知识点18：VIVT、VIPT、PIPT的介绍

而CPU发出的逻辑地址也称之为虚拟地址，因此，首先需要通过TLB或查询内存中的页表，将逻辑地址转换为对应的物理地址。然后将CACHE中查询到的物理地址Tag部分，同TLB中获取到的物理地址Tag部分作比较。那么上图中红框内的CACHE部分，根据索引或标签对应的是物理地址还是虚拟地址，将CACHE的寻址方式分为VIPT CACHE和PIPT CACHE。(tag)，之所以使用PT作为CACHE查找索引是为了解决VIVT中存在的索引冲突，即两个进程可以为不同的物理地址使用相同的虚拟地址。

Cache组织形式

启动信息描述 内核启动过程中有如下打印信息: CPU: PIPT / VIPT nonaliasing data cache, VIPT nonaliasing instruction cache 这行打印信息代表了处理器L1 CACHE所支持的寻址方式。 在kernel启动过程中，虽然这里第一次出现CACHE相关的打印信息，但是，此处并不是kernel第一次操作CACHE。 例如：对于zImage而言，解压缩过程中会开启CACHE并配置CACHE 写属性。 #ifdef CONFIG_CPU_DCACH

《CPU Cache Line：CPU缓存行/缓存块》 《CPU Cache Line伪共享问题的总结和分析》 《内存管理：Linux Memory Management：MMU、段、分页、PAE、Cache、TLB》 《宋宝华：深入理解cache对写好代码至关重要（上）》 CACHE基础 对cache的掌握，对于Linux工程师（其他的非Linux工程师也一样）写出高效能代码，以及优化Linux系统的性能是至关重要的。简单来说，cache快，内存慢，硬盘更慢。在一个典型的现代CPU中..

1、为什么要用cache? ARM 架构刚开始开发时，处理器的时钟速度和内存的访问速度大致相似。今天的处理器内核要复杂得多，并且时钟频率可以快几个数量级。然而，外部总线和存储设备的频率并没有达到同样的程度。可以实现可以与内核以相同速度运行的小片上 SRAM块，但与标准 DRAM 块相比，这种 RAM 非常昂贵，标准 DRAM 块的容量可能高出数千倍。在许多基于 ARM 处理器的系统中，访问外部存储器需要数十甚至数百个内核周期。 缓存是位于核心和主内存之间的小而快速的内存块。它在主内存中保存项目的副本。对高速

数据不走cache，直接由地址空间中读取。这时，内存在给DMA使用之前，就要调用一次dma_map_sg()或dma_map_single()，取决于你的DMA引擎是否支持聚集散列（DMA scatter-gather），支持就用dma_map_sg()，不支持就用dma_map_single()。由于协议栈下来的包的数据有可能还在cache里面，调用dma_map_single()后，CPU就会做一次cache的flush，将cache的数据刷到内存，这样DMA去读内存就读到新的数据了。

关于计算机体系结构中物理地址与虚拟地址，物理/虚拟索引，物理/索引标签的解读

作者|GlobalTrack 编辑| 极市平台点击下方卡片，关注“自动驾驶之心”公众号ADAS巨卷干货，即可获取点击进入→自动驾驶之心【目标跟踪】技术交流群后台回复【目标跟踪综述】获取单目标、多目标、基于学习方法的领域综述！导读本文设计了一个可以用于RGB-D，RGB-T和RGB-E跟踪的视觉提示追踪框架。在提示器帮助下，现有的基础模型可以有效地从RGB域适应下游多模态跟踪任务。论文链接...

cache组织方式 本文主要讲述如何根据虚拟地址或物理地址来寻找cache，及各种方案的优劣比较。在阅读前，需要对cache基本工作原理及MMU工作原理有一定了解，比如cache的映射方式(直接映射，组相联，全相联)，虚拟地址到物理地址的转换过程及TLB等。 VIVT(Virtual Index Virtual Tag) 使用虚拟地址做索引，虚拟地址做Tag。早期的ARM处理器一般采用这种方式，在...

问题： VIPT 、 PIPT 分别是什么东西，怎么一回事？ CPU 缓存实现方式 1. 缓存结构 ARM中的缓存结构 CPU 是由多个缓存行（cache line）组成的，每个缓存行包括： 一个有效为（valid bit） 一个标记地址（用于标识其对应的物理地址（在 ARM 中）） 一些其他的状态信息 通常，CPU的缓存行（常见的是64B）为单位把物理内存中的数据读取到CPU缓存中。 为了定位缓存行，物理地址被分为三个部分： Tag 也被称为 路（way） 同一组中，支持的最大Tag数称为.

cache的组织方式

探索多模态追踪的未来：ViPT项目推荐 项目介绍 Visual Prompt Multi-Modal Tracking (ViPT) 是一个在CVPR 2023上亮相的创新项目，专注于多模态追踪领域。ViPT通过引入视觉提示（Visual Prompt）技术，实现了在RGB-D、RGB-T和RGB-E等多种场景下的高效追踪。项目不仅提供了模型和训练测试代码，还公开了详细的实验结果和预训练模型，方便...

引领多模态追踪新纪元：ViPT - 视觉提示多模态跟踪框架 在计算机视觉领域，多模态追踪正逐步成为研究的热点，尤其在融合不同类型的输入数据（如RGB、深度、热红外等）时，能够极大地提升目标追踪的效果和鲁棒性。今天，我们向您推荐一个最新的开源项目——ViPT，它是CVPR2023上提出的一种新的视觉提示多模态跟踪框架。ViPT不仅在多个多模态追踪任务中表现出色，而且以其高效、参数精简的设计引起了广泛...

ViPT开源项目安装与使用教程 1. 项目介绍 ViPT（Visual Prompt Multi-Modal Tracking）是一个基于视觉提示的多模态跟踪框架，旨在解决RGB+Depth、RGB+Thermal和RGB+Event等多种模态下的跟踪问题。该项目在CVPR2023上发表，展示了其在多个多模态跟踪任务上的高性能表现。ViPT通过高效的参数调优，仅包含0.84M的可训练参数（<...

经过下面文章的介绍，我们已经知道cache的基本工作原理。smcdef：图说Cache - Cache的基本原理​zhuanlan.zhihu.com但是，我们一直避开了一个关键问题。我们都知道cache控制器根据地址查找判断是否命中，这里的地址究竟是虚拟地址(virtual address，VA)还是物理地址(physical address，PA)？我们应该清楚CPU发出对某个地址的数据访问，...

处理器在进行存储器访问时，处理器访问的是虚拟地址，经过TLB和MMU的映射，最终变成了物理地址。那么在查询cache组的时候，需要使用虚拟地址的索引域或者物理地址的索引域（Index），同样地，在查询到cache组之后，可以使用虚拟地址的标记域或者物理地址的标记域（Tag）来匹配cache line. cache可以设计成通过虚拟地址或者物理地址来访问，这个在处理器设计的时候已经确定下来，可以分成如

虽然使用cache带来了很大的性能提升，但它也有副作用。最常见的一个问题就是cache一致性问题。本笔记会简单介绍cache一致性问题发生的原因。先来看一个简单的双核心，3级缓存的结构：如上图所示，Core0和Core1有分开的L1指令和数据cache和一个L2缓存。所有Core共享一个L3缓存。