AArch64内存模型解析与多核并发编程实践

1. AArch64内存模型基础解析

在Armv8-A架构中，内存模型定义了处理器对内存访问行为的规范，特别是在多核并发场景下的执行顺序保证。AArch64内存模型采用形式化方法定义了各种顺序关系，这些关系构成了处理器正确执行多线程程序的理论基础。

1.1 内存模型的核心作用

内存模型主要解决三个关键问题：

1. 指令重排序限制 ：现代处理器普遍采用乱序执行技术，内存模型明确规定了哪些重排序是被允许的，哪些是被禁止的。
2. 内存可见性保证 ：当一个核修改了内存数据后，其他核何时能看到这个修改。
3. 原子操作语义 ：对同一内存地址的并发访问如何保证原子性。

在AArch64架构中，这些保证通过一组严格定义的"before"关系来实现，包括：

• Dependency-ordered-before
• Barrier-ordered-before
• Atomic-ordered-before

1.2 内存效应(Effects)分类

Arm内存模型将所有指令执行产生的影响称为"Effects"，主要分为以下几类：

1.2.1 寄存器效应(Register Effects)

包括对通用寄存器(R0-R30)、SVE寄存器、SIMD/FP寄存器以及PSTATE.NZCV的读写操作。每个寄存器访问都会生成对应的Register Read Effect或Register Write Effect。

1.2.2 内存效应(Memory Effects)

分为显式内存效应(Explicit Memory Effects)和隐式内存效应：

• 显式内存效应：由明确的加载/存储指令产生，如LDR、STR等
• 隐式内存效应：包括地址转换过