MIPI CSI-2笔记（2） -- 物理层Physical Layer

        CSI-2 lane管理层和D-PHY或C-PHY物理层连接。需要注意的是链路两端的接口必须要匹配：D-PHY发送器和C-PHY接收器并不能工作，反之亦然。

D-PHY物理层

        D-PHY通常由一个时钟lane和几个单向的数据lane组成。任何实现了D-PHY物理层的CSI-2发送器和接收器都要在时钟lane上支持连续时钟特性，并且可以选择性支持非连续时钟特性。

        连续时钟的clock lane会保持在高速模式，在数据包传输的间隙中，仍然产生有效的时钟信号。

        非连续时钟的clock lane，在数据包传输的间隙中，会进入LP-11状态。

        D-PHY物理层对于最简单的CSI-2发送器的要求是：

•         Data Lane模块： 单向的master， HS-TX，LP-TX以及一个CIL-MFEN功能
•         Clock Lane模块：单向的master，HS-TX,LP-TX以及一个CIL-MCNN功能

        D-PHY物理层对于最简单的CSI-2接收器的要求是：

•         Data Lane模块： 单向的slave， HS-RX，LP-RX以及一个CIL-SFEN功能
•         Clock Lane模块：单向的slave，HS-RX,LP-RX以及一个CIL-SCNN功能

        为了能够支持更高的数据传输速率和更多lane，D-PHY物理层在接受数据lane模块中包含了一个独立的去斜（deskew）机制。发送侧的数据lane模块提供了一个去斜sequence pattern，用于在接收器侧做去斜校准。

        由于去斜校准只在一个特定传输频率上有效：

        对于初始校准sequence，发送器侧应该被编程为校准所需的频率。然后发送器发送去斜校准pattern，接收器会自动检测这个pattern并且调节去斜功能来达到最佳的表现。

        发送器侧如果频率发生了变化，则去斜校准过程要重新来过。

        某些发送器和（或）接收器可能会要求去斜校准能够周期性地重跑，如果有此需求，建议最好在垂直或帧的blanking周期内进行。

        对于低传输频率，或当接收器搭配了一个之前版本的不支持去斜校准pattern的发送器时，接收器可以bypass掉去斜机制。

        D-PHY v2.5物理层提供了ALP（Alternate Low Power）模式以及LVLP（Low Voltage Low