AD9176 双通道高速DAC调试记录

原创

已于 2025-08-08 14:27:13 修改 · 1.4k 阅读

于 2025-08-08 14:06:20 首次发布

Ad9176手册
1. 手册
  1. 功能综述

支持多频段无线应用每个 RF DAC 3 个可旁路的复数数据输入通道

每个输入通道的最大复数输入数据速率为 3.08 GSPS

每个输入通道 1 个独立的 NCO

专有的低杂散和失真设计SFDR

2-tone IMD3 = −83 dBc at 1.84 GHz,

−7 dBFS/tone RF output SFDR

灵活的 8 通道 15.4 Gbps JESD204B 接口

支持单频段和多频段用例

支持 12 位高密度模式，以提高数据吞吐量

多芯片同步

48 位 NCO，以 DAC 速率运行，支持高达 6 GHz 的频率合成

高性能、低噪声 PLL 时钟乘法器支持 12.6 GSPS DAC 更新速率具有可选分频比的观察 ADC 时钟驱动器低功耗

AD9176 是一款高性能、双通道、16 位数模转换器（DAC），支持高达 12.6 GSPS 的 DAC 采样速率。该器件具有 8 通道、15.4 Gbps JESD204B数据输入端口，高性能片上 DAC 时钟乘法器，具有数字信号处理功能，适用于单频段和多频段直接对射频（RF）无线应用。

AD9176 的每个 RF DAC 数据路径具有三个复数数据输入通道。每个输入通道都是完全可旁路的。每个数据输入通道（或通道选择器）包括一个可配置的增益级、一个插值滤波器和一个通道数控振荡器（NCO），用于灵活的多频段频率规划。AD9176 支持高达 3.08 GSPS 复数（同相/正交（I/Q））或高达 6.16 GSPS 非复数（实数）的输入数据速率，并且能够将多个复数输入数据流分配给分配的通道进行单独处理。每组三个通道选择器被汇总到相应的主数据路径中，以便在需要时进行额外处理。每个主数据路径包括一个插值滤波器和一个位于 RF DAC 内核前面的 48 位主 NCO。使用调制器开关，主数据路径的输出可以单独路由到 DAC0 作为单个 DAC 运行，也可以路由到 DAC0 和 DAC1 作为双中频 DAC （IF DAC）运行。AD9176 还支持超宽数据速率模式，允许旁路通道选择器和主数据路径，提供高达 6.16 GSPS 的最大数据速率（单通道 16 位 DAC）、高达 3.08 GSPS 的双通道 16 位 DAC 或高达 4.1 GSPS 的双通道 12 位 DAC。

1. 1. 功能图

AD9176 是一款 16 位、双通道 RF DAC，具有高速 JESD204B SERDES 接口，兼容子类 0 和子类 1作。图 1 显示了 AD9176 的功能框图。每个 DAC 内核具有三个可单独旁路的通道，每个通道支持高达 1.575 GSPS 的复数数据速率输入。JESD204B 接口可以配置为单链路或双链路作，其中 8 个高速串行端口中的每一个都可以以最大 15.4 Gbps 的速度将数据传输到通道数据路径，称为通道选择器。与 LVDS 或 CMOS 接口相比，SERDES 接口简化了器件的引脚数、电路板布局和输入时钟要求。

SERDES 接口的本地时钟源自 JESD204B 规范要求的器件时钟（CLKIN± pins）。器件时钟可以用作片上 PLL 的参考以提供 DAC 时钟，也可以旁路 PLL，直接由高保真外部时钟源提供 DAC 时钟。SERDES 接口可以配置为每个链路以 1、2、3、4 或 8 通道模式运行，具体取决于所需的输入数据速率。在双链路运行中，每个链路最多可以占用四个通道。

AD9176 的数字数据路径在通道数据路径和主数据路径中均包含可旁路（1×）插值模块。根据所需的模式，通道数据路径还有 2×、3×、4×、6× 和 8× 插值选项，以及主数据路径的 2×、4×、6×、8× 和 12× 插值选项。有关各种支持的处理模式以及相关插值选项的摘要，请参阅表 13。

除非选择 1× 插值（旁路），否则每个通道数字数据路径允许用户单独控制每个通道的增益级和 NCO 模块。NCO 模块具有 48 位模数 NCO 选项，可实现近乎无限的精度信号数字频移。在三个通道选择器数据路径的末尾，有一个求和节点，它以最大 1.575 GSPS 的速度将三个通道选择器组合在一起，作为输入发送到相应的主 DAC 数据路径，以进行进一步的数字处理。

每个主 DAC 数据路径都包含一个可选的功率放大器（PA）保护模块、一个主数据路径插值模块、一个具有可选模数功能的主 NCO 以及一个由 PA 保护模块馈电的斜坡上升/斜坡下降增益模块。此外，还有一个可选的校准音调功能，以及四种调制器开关模式，它们是主 NCO 模块的一部分。

每个 NCO 都可以在直接数字频率合成（DDS）模式下作为独立的 NCO 运行。NCO 音调的电平可以通过从 SERDES 接口提供数字数据来单独分配，也可以使用 SPI 可编程寄存器集体分配给所有 NCO。频率可以单独控制。

AD9176 还支持多芯片同步，既可以同步多个 DAC，又可以为 DAC 建立恒定的确定性延迟（延迟锁定）路径。每个 DAC 的延迟在从链路建立到链路建立的几个 DAC 时钟周期内保持恒定。外部对准信号（SYSREF±）使 AD9176 JESD204B 子类 1 兼容。系统中有几种 SYSREF± 信号处理方法可供使用。

1. 1. JESD204B

AD9176 具有 8 个 JESD204B SERDES 数据端口，用于接收器件的输入采样数据。八个 JESD204B 端口可以组合形成一个（单链路）或两个（双链路）相同的 JESD204B 链路。每个链接都可以使用自己的一组通道选择器向自己的数据路径提供数据。single- 和 dual-link JESD204B 模式都将其单独的（本地） clocks与相同的 system reference （SYSREF±）和 device clock （CLKIN±）信号对齐。但是，SYNCOUT0± 和 SYNCOUT1± 信号特定于各自的 JESD204B 链路，在双链路模式下，两条链路可以彼此独立运行。

JESD204B串行接口硬件分为三层：物理层、数据链路层和传输层。图 52 显示了 AD9176 串行数据接口中实现的三个通信层，用于恢复时钟并对数据进行解串、解扰和解帧，然后再将其发送到器件的每个数字信号处理通道选择器。通信层描述如下：

• 物理层在发射器和接收器之间建立一个可靠的通道。

•

标签