常见的AXI总线仲裁器概述-AXI协议理解（一）

SoC 设计广泛采用共享总线式的片上通信，其中的仲裁器是共享总线的关键技术之一。AMBA AXI 总线协议以高性能、高频率的系统设计为目标，适合高带宽、低延迟的系统设计，可以达到高频率的操作而不需要复杂的总线桥，满足众多部件的接口要求，具备高度灵活的互联结构，并且向后兼容 AHB 和 APB 接口。

AXI 协议中，五个通道都各自有一套使用 VALID 和 READY 信号的握手机制，使得master 和 slave 有效控制数据和控制信息的传输速率。源端生成 VALID 信号表明数据和控制信号有效，目的端生成 READY 信号表明可以接收相应的数据和控制信号。只有当 VALID和 READY 同时为高时，才开始传输。另外，读数据和写数据通道都包含一个 LAST 信号表示 burst 中最后一个数据项的传输。

1.1 AXI 总线仲裁应用场景

• 多个主设备同时访问同一个从设备的读地址；

• 多个主设备同时访问同一个从设备的写地址；

• 多个写数据从不同的主设备而来，同时写向同一个从设备，在这种情况下，数据会发生间插，这时候需要判断数据是哪个主设备的；只适合AXI3，在AXI4中WID被设置为1；如果对应AXI4，一个从设备只允许接收一组写地址之后伴随对应的一组数据写完成之后，才允许接收别的写操作。

• 从不同的从设备同时返回多个写回应信号；

• 从不同的从设备同时返回多个读数据；

• 多个通道源试图同时访问同一个共享层；

1.2 常见的仲裁机制

• 优先级仲裁：每个端口都配置静态的优先级，当同一时刻多个不同优先级的到达时，优先级高的优先传输；当两个相同优先级的同时到达时，看哪个索引接在request[0]上；可以MASTER编号为优先级。

• 先到先服务仲裁：没有优先级，等待时间最长的具有最高的优先级，当同时到达的，看索引最