在使用Cadence进行硬件开发时，遇到了DRC错误，包括但不限于Annotation的异构部分错误、未命名总线问题、器件名称过长、DXF导入失败以及封装符号加载警告。针对这些问题，分别给出了详细的解决方法，如修改Annotation配置、重新定义信号、调整器件名称长度限制、检查并闭合形状以及重新导出封装的PAD文件。
最近重新拿起Cadence来硬件开发，DRC时候遇到一些问题在此记下来，方便后续再遇到查看。
1.Annotation,点击reset后重新编号中遇到Cannot perform annotation of heterogeneous part U128A?错误.....
原因：在一个原理图中出现多个相同的拆分器件（U1A,U1B），可能是拷贝也可能是新增。
解决方法：在元器件中增加一个属性区分，并将这个属性增加到Annotation配置里。如增加属性newproperty,值里将第一个为1，其他同元件为2.。。。。，在Annotation里Phyical Packaging Combined property里增加{newproperty},然后再编译。
2.error ...bus has no name and therefore....
原因：点击报错的总线段，右键，发现弹出的对话框中竟然没有signal，说明信号并没有加入。
解决方法：删掉bus，重新连接，仍然报错，最后设置net，强制命名放在这个BUS段上，再DRC，编译通过。
3.生成网络时报“Part Name....is renamed to .........”
原因：Part name太长了
解决方法：tools--->Create Netlist setup miscellaneous 里的Device PIN Name char limit 31改成255就可以了
4.allergo导入DXF 用Z-COPY 失败，提示“Not a closed polygon or cline”
原因：外框非闭环
解决方法：点击shape ---->compose shape即可
5导入allegro时报错
WARNING(SPMHNI-337): Unable to load symbol 'POWER-JACK3' used by RefDes CON1 for device 'DC-005_POWER-JACK3_DC-005': WARNING(SPMHUT-127): Could not find padstack
原因：封装里的PAD文件找不到，
解决方法：重新打开.dra，export一下，生成PAD文件
扫一扫
2121
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
