Xilinx FPGA 10G Ethernet Subsystem example

本文为博客 VIP 文章,开通 VIP 后可阅读全文

开通 VIP

The 10G Ethernet subsystem provides 10 Gb/s Ethernet MAC, Physical Coding Sublayer(PCS) and Physical Medium Attachment (PMA) transmit and receive functionality over an AXI4-Stream interface. The subsystem is designed to interface with a 10GBASE-R Physical-Side Interface (PHY) or a 10GBASE-KR backplane and is designed to the IEEE Standard 802.3-2012, Carrier Sense Multiple Access with Collision Detection (CSMA/CD) Access Method and Physical Layer Specifications (IEEE Std 802.3).

Figure 1-1 shows a typical Ethernet system architecture and the subsystem within it. The MAC and all the blocks to the right are defined in IEEE Std 802.3 [Ref pg157-axi-10g-ethernet].

Figure 1-1: Typical Ethernet System Architecture

The subsystem also provides an optional high accuracy timestamping capability compatible with IEEE Std 1588-2008 (also known as IEEE1588v2). This is available for the 10GBASE-R standard. Figure 1-1 shows the block diagram of the 10G Ethernet MAC subsystem.

Figure 1-2: 10 Gigabit Ethernet High-Level Block Diagram

Figure 1-3 illustrates the relationship between the Open Systems Interconnection (OSI) reference model and the core. The grayed-in layers show the functionality that the core handles. Figure 1-3 also shows where the supported physical interfaces fit into the architecture.

Figure 1-3: IEEE Std 802.3-2012 Ethernet Model

Physical Coding Sublayer(PCS), coding the data stream from MAC.

Physical Medium Attachment(PMA), which is responsible for transmit/receive, serial parallel conversion.

Physical medium dependent(PMD) sublayers define the details of transmission and reception of individual bi

10G以太网】10G Ethernet Subsystem 学习记录 10G Ethernet Subsystem 学习记录 说明:本文摘自 V3学院 尤老师的培训班笔记,仅用于个人学习,不用于任何商业用途。 满足个人在公交车上或者其他需要不得不等待的时间段内学习的需要。 10GBASE-R 是一种使用 64B/66B 编码,数据流为 10.3125Gbit/s。一般情况下参考时钟为156.25M。为什么? 10312.5/156.25=66 每1bit的时钟为10.3125Gbit/s,那么如果是每66bit为一个数,那么其采样时钟就是10312.5/66=156 阅读详情

相关推荐

Vivado 2020.1 实战:手把手教你用 Xilinx 10G/25G Ethernet IP 核完成 PMA 内回环仿真与上板

本文详细解析了Xilinx 10G/25G以太网IP核在FPGA开发中的全流程应用,从IP核配置、仿真验证到硬件部署。重点介绍了PMA内回环测试的实现方法,包括工程环境准备、Example Design定制、仿真调试技巧以及约束文件编写等关键步骤,帮助开发者快速掌握高速以太网通信技术。

weixin_42570296的博客 409

axi-10g-ethernet-教程与笔记习题

axi-10g-ethernet IP Product Guide

Vivado 2020.1实战:手把手教你用Xilinx 25G Ethernet IP核实现PMA内回环(附仿真与上板调试)

本文详细介绍了在Vivado 2020.1环境下使用Xilinx 25G Ethernet Subsystem IP核实现PMA内回环的完整流程,包括工程创建、IP核配置、仿真技巧和上板调试。通过实战案例分享,帮助开发者快速掌握高速以太网接口设计中的关键技术和常见问题解决方案,特别适合FPGA工程师提升25G以太网开发能力。

weixin_28736355的博客 108

1025G_Ethernet_Subsystem-1.7z

Xilinx官方文档中(PG210-25G-ethernet)找到自己要的信息,我这里几乎没有去动IP核什么参数,主要是通过这个IP去完成内回环以及外回环的仿真以及上板调试(另一篇文章),通过实现这个去了解整个FPGA开发流程。

UltraScale/+ FPGA实现万兆网的两种方式:GT核、10G Ethernet Subsystem

基于Ultrascale+系列FPGA通过GT核和以太网核实现万兆网通信

2601_96072562的博客 945

10G_Ethernet_04 10G Ethernet Subsystem IP 的快速验证(万兆以太网IP的快速验证)

由于该系列文章阅读有顺序性,所以请跳转至该系列文章第一篇从头开始阅读,并按照文章末尾指示按顺序阅读,否则会云里雾里,传送门在此:https://blog.csdn.net/qq_33486907/article/details/110180317《10G_Ethernet_01 万兆以太网设计引言》 目录 1 验证方案 2 验证实验 3 如何验证自研板卡的 10G 以太网的功能 3.1 PCS 环回的作用 3.2 对误码率的测试 对 IP 进行快速验...

比特电子工作室 6277

ZYNQ使用10G Ethernet Subsystem万兆网光通信

一,10G Ethernet Subsystem IP原理和硬件定义 uiudp_stack是一个“黑盒子”负责处理 ARP 以及 UDP IP 通信协议,上层协议是用户实际收发的有效数据部分,“10G Ethernet Subsystem IP"核负责处理以太网数据通过GTX高速串行接口传输。 SFP 屏蔽笼插入千兆 SFP 转 RJ45 电口或者光模块,SFP 信号定义如下图: 二,10G Ethernet Subsystem IP 配置 1,Ethernet Standa...

wangjie36的博客 7870

10G_Ethernet_02 10G Ethernet Subsystem 简介

目录 1 10G Ethernet MAC 2 10G Ethernet PHY 2.1 10GBASE-R 2.2 10GBASE-KR 10G 以太网子系统框图如图所示, 子系统(注: 10G Ethernet Subsystem 下文均称子系统)主要由 10Gbs 以太网 MAC、(PHY) 物理编码子层(PCS)物理和物理媒介适配层(PMA) 组成,从概念上与千兆、百兆以太网是一样的。 以太网 MAC : 10 Gigabit Ethernet MAC 提供 AXI4-...

比特电子工作室 9875

10G/25G Ethernet Subsystem(一)(内回环)

Xilinx官方文档中(PG210-25G-ethernet)找到自己要的信息,我这里几乎没有去动IP核什么参数,主要是通过这个IP去完成内回环以及外回环的仿真以及上板调试(另一篇文章),通过实现这个去了解整个FPGA开发流程。

Y__Yshans的博客 9408

FPGA基于10G/25G Ethernet Subsystem10G UDP网络通信,支持巨型帧,提供4套工程源码和技术支持

FPGA基于10G/25G Ethernet Subsystem10G UDP网络通信,支持巨型帧,提供4套工程源码和技术支持

qq_41667729的博客 6107

FPGA高速图像采集实战:CamerLink接口与万兆以太网设计全解析

高速串行接口是连接FPGA与外部高速设备的核心技术,其原理在于利用差分信号和串行器/解串器(SERDES)在单对或多对线缆上实现Gbps级的数据传输,有效克服了并行总线在高速下的信号完整性问题。这项技术的核心价值在于为机器视觉、数据中心互联等需要大带宽、低延迟的场景提供了可靠的物理层解决方案。在工业图像采集领域,CamerLink作为一种基于LVDS的专用视频接口标准,常与万兆以太网结合,构建从传感器到处理单元的高速数据通路。本文聚焦于如何利用FPGA的GTX收发器和SelectIO资源,实现CamerLi

weixin_34116110的博客 424

FPGA万兆网UDP通信实战:从IP核配置到性能调优全解析

在高速数据采集与实时传输系统中,网络通信的稳定性和效率是核心指标。以太网协议栈作为基础通信框架,其物理层与数据链路层的实现直接决定了系统性能。FPGA凭借其并行处理能力和可定制性,成为实现低延迟、高吞吐量网络接口的理想平台。通过集成专用IP核(如Xilinx 10G Ethernet Subsystem)处理底层协议,开发者可以在用户逻辑中灵活实现UDP/IP等上层协议封装,从而构建定制化的高速数据通道。这一技术方案在**金融低延迟交易**、**实时图像传输**等对时序和带宽有严苛要求的场景中具有重要价值。

368

UltraScale+的10G/25G Ethernet Subsystem IP核使用

前面我们学习了很多基于XILINX 7系列的高速接口使用,本文将介绍xilinx UltraScale+的10G/25G Ethernet Subsystem IP核的使用。大体使用与7系列相差无几,甚至更加简单。大家如果看过7系列那部分的内容,这个上手非常快。

m0_56222647的博客 8863

10G/25G Ethernet Subsystem(二)(外回环)

10G/25G Ethernet Subsystem(二)(外回环)

neufeifatonju的博客 2377

10G Ethernet Subsystem 基于K7芯片的UDP通讯

以太网:以太网是一种广泛应用于计算机网络中的通信协议,它定义了数据在局域网中的传输方式和规范。以太网在局域网中得到广泛应用,支持高速数据传输和实时通信。FPGA(Field-Programmable Gate Array):FPGA是一种可编程逻辑器件,具有灵活性和可重构性。它由一系列可编程的逻辑单元和可编程的连线资源组成,可以根据需要重新配置和重新编程,实现不同的数字电路功能。Vivado开发套件:Vivado是Xilinx公司提供的一套综合设计工具,用于FPGA和SoC系统的设计、仿真、综合和实现。

踩着马桶吃甜筒! 3485

基于10G Ethernet subsystem 的简易万兆光纤通信

HUAWEI的02310SNN光模块、xlinx vc709开发板最开始我在sfp1和sfp2的macengine上都用了gtcommon,即例化了两次axi_10g_ethernet_0_shared_clocking_wrapper,同一个quad中重复使用GT_COMMON,导致错误。一个quad只能有一个gtcommon。

weixin_45284871的博客 3518
下一篇: 自动驾驶中FPGA和CPU的计算特点
青城扬沙
博客等级 码龄13年 123粉丝 · 24原创
评论 3
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值