【ARMv7-A】——数据访问中止异常中断处理程序的返回

处理流程

当发生数据访问中止异常中断时，程序要返回到该有问题的数据指令处，重新访问该数据。因此数据访问中止异常中断程序应该返回到该数据访问中止异常中断的指令处，而不是像前面两种情况下返回到发生中断的指令的下一条指令。
数据访问中止异常中断是由数据访问指令产生的，当数据访问中止异常中断产生时，程序计数器 PC 的值已经更新，它指向当前指令的后 3 条指令（对于 ARM 系统来说它指向当前指令地址加 12 个字节的位置，对于 Thumb 指令来说，它指向当前指令加 6 个字节的位置）。
当数据访问中止异常中断发生时，处理器将 PC-4 的值保存到异常模式下的寄存器 LR_mode 中，这是 LR_mode 中的值 即为PC-4 ，即指向当前指令后的第二条指令。因此返回操作需要将 LR_mode - 8(指向当前指令) 赋给 PC,可以通过下面的指令来实现：

SUBS PC, LR, #8  // 注意 S ，指定了 S 意味着同时将SPSR 拷贝到 CPSR

该指令将寄存器 LR 中的值减 8 后，复制到程序计数器 PC 中，实现程序返回，同时将 SPSR_mode 寄存器内容复制到 CPSR 中。
当异常中断处理程序中使用了数据栈时，可以通过下面