从零构建：基于STM32F103的ADC+DMA信号采集系统设计全解析

原创

于 2026-02-05 08:07:52 发布 · 981 阅读

标签

#STM32F103 #ADC #DMA #信号采集

从零构建：基于STM32F103的ADC+DMA信号采集系统设计全解析

1. 系统架构设计与核心组件选型

在嵌入式信号采集领域，STM32F103系列凭借其丰富的外设资源和稳定的性能，成为中低端数据采集系统的首选方案。本文将深入探讨基于STM32F103ZET6的ADC与DMA协同工作架构，重点解析如何构建一个高效、稳定的信号采集系统。

信号采集系统的核心在于模拟信号的数字化转换和数据处理。STM32F103ZET6内置3个12位ADC控制器，最高采样率可达1MHz，支持16个外部通道和2个内部信号源。在实际工程应用中，ADC的采样精度和速度往往受限于系统架构设计，而非单纯的硬件参数。

关键设计考量因素：

采样率与精度的平衡：较高的采样率会降低转换精度，需根据应用场景权衡
内存管理策略：DMA传输需要合理的内存缓冲区设计
时钟树配置：ADC时钟必须小于14MHz以保证转换精度
电源噪声抑制：模拟部分的供电需要特别处理

提示：在实际项目中，ADC的参考电压稳定性直接影响测量精度，建议使用独立的基准电压源而非MCU的内部参考电压。

2. 硬件平台搭建与外设配置

2.1 STM32CubeMX工程初始化

使用STM32CubeMX进行可视化配置是现代STM32开发的标准流程。首先需要配置系统时钟树，确保ADC时钟不超过14MHz的限制。对于72MHz的主频，推荐的分频系数为6，得到12MHz的ADC时钟。

时钟树配置关键参数：

// ADC时钟分频配置示例
RCC_PeriphCLKInitTypeDef ADC_CLKInit;
ADC_CLKInit.PeriphClockSelection = RCC_PERIPHCLK_ADC;
ADC_CLKInit.AdcClockSelection = RCC_ADCPCLK2_DIV6; // 12MHz
HAL_RCCEx_PeriphCLKConfig(&ADC_CLKInit);

2.2 ADC模块详细配置

ADC的配置需要综合考虑采样时间、转换模式和触发方式。对于大多数信号采集应用，推荐使用定时器触发配合DMA传输，这样可以实现精确的采样间隔控制。

ADC初始化结构体配置：

ADC_HandleTypeDef hadc;
hadc.Instance = ADC1;
hadc.Init.DataAlign = ADC_DATAALIGN_RIGHT;
hadc.Init.ScanConvMode = ENABLE;          // 多通道扫描
hadc.Init.ContinuousConvMode = DISABLE;   // 非连续转换
hadc.Init.NbrOfConversion = 4;            // 4个转换通道
hadc.Init.DiscontinuousConvMode = DISABLE;
hadc.Init.ExternalTrigConv = ADC_EXTERNALTRIGCONV_T3_TRGO; // 定时器3触发

通道采样时间需要根据信号源阻抗进行调整，较高的阻抗需要更长的采样时间：