FPGA实战笔记——SDRAM乒乓缓存与OV5640视频采集（VGA显示优化篇）

1. 项目背景与需求分析

做FPGA图像处理的朋友们都知道，实时视频采集和显示是个既有趣又头疼的活儿。我之前用OV5640摄像头做720P视频采集时，遇到了一个典型问题：摄像头输出时钟84MHz（30帧/秒），而VGA显示需要75MHz（60帧/秒），这两个时钟域不同步导致画面撕裂、闪烁问题严重。这时候SDRAM的乒乓缓存机制就派上大用场了。

在实际项目中，OV5640输出的图像数据需要通过FPGA处理后再通过VGA接口显示。由于摄像头的输出帧率（30fps）和VGA的显示帧率（60fps）不匹配，直接传输会导致帧丢失或显示异常。SDRAM作为大容量存储器，可以临时缓存图像数据，通过乒乓操作实现读写分离，确保视频流的稳定传输。

这里的关键在于处理好三个时钟域的数据同步：OV5640的84MHz采集时钟、SDRAM控制的100MHz时钟，以及VGA驱动的75MHz显示时钟。我采用双Bank乒乓缓存策略，配合FIFO进行数据缓冲，最终实现了流畅的720P视频显示。

2. 硬件架构设计

整个系统硬件架构围绕三个核心模块展开：OV5640采集模块、SDRAM控制模块和VGA驱动模块。OV5640配置为RGB565格式输出，通过DVP接口传输图像数据。SDRAM选用Micron的MT48LC16M16A2芯片，容量为256Mb，足够存储多帧720P图像。

时钟系统设计尤为关键。我使用了两个PLL IP核：PLL_0产生24MHz时钟用于OV5640配置，PLL_1产生100MHz时钟用于SDRAM控制、75MHz用于VGA驱动。这种多时钟设计确保了各模块都能工作在最佳频率。

在PCB布局时，要特别注意SDRAM信号线的等长处理。地址线、控制线和数据线都要严格匹配长度，误差控制在50mil以内。否则在100MHz工作频率下，信号时序很容易出现问题。我在最初设计时就因为等长处理不到位，导致SDRAM读写不稳定，后来重新布局后才解决。

3. OV5640配置与数据采集

OV5640的配置是个细致活儿。需要通过SCCB接口（类似I2C）写入254个寄存器值，包括分辨率设置、输出格式、帧率控制等参数。我建议先将摄像头配置为测试