D语言中的Cortex-M4系列寄存器读写权限及读写方法

最新推荐文章于 2026-07-24 16:02:21 发布
原创 最新推荐文章于 2026-07-24 16:02:21 发布 · 597 阅读 · 1 ·
本内容遵循CC 4.0 BY-SA版权协议
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
收录于
D语言学习

当前文章被收录于：

D语言学习
14 篇文章 1 人学习

以例为证,,说明一些D语言的技巧及优势

订阅专栏 查看详情
单片机应用

当前文章被收录于：

单片机应用
10 篇文章 0 人学习
订阅专栏 查看详情
本文详细介绍了D语言中针对Cortex-M4系列微控制器寄存器的读写权限，如rw、r、w等，并提供了相应的读写方法示例，如使用volatileLoad和volatileStore函数。此外，还提到了mculib4d库，这是一个专为D语言设计的Cortex-M4单片机库。

D语言中的Cortex-M4系列寄存器读写权限及读写方法

位读写权限

简写定义
rw(读写权) 可由程序进行读写
r(读权) 可由程序读取该位
w(写权) 可由程序写入该位
rc_w1(读写权) 可由程序读取该位,向该位写1时清除位,写0对该位无影响
rc_w0(读写权) 可由程序读取该位 ,向该位写0时清除位,写1对该位无影响
rc_r(读写权) 可由程序读取该位,读取时自动对该位置零,写0对该位无影响
rs(读写权) 可由程序读取该位,对该位写0时无影响
t(写权) 写入1时触发,写入0时无影响

读写方法

寄存器存在于一个特定内存位置上,对这个位置进行读写即可
D语言内操作的代码如下

import core.volatile;
uint *GPIOE_MODER = cast(uint*)0x40021000;

auto read_val = volatileLoad(GPIOE_MODER);			// 读取寄存器内的值
volatileStore(GPIOE_MODER ,read_val );				// 把值写回寄存器

其他相关

volatile 关键字的作用就避免程序优化导致内存地址的值被缓冲在寄存器内,不能即使反应寄存器状态.

由于D没有volatile 关键字,所以需要通过 uint volatileLoad(uint* ptr) 函数对寄存器地址进行读取操作 void volatileStore(uint* ptr, uint value) 函数对寄存器进行写操作.

mculib4d

这是我搞的一套d语言搞 Cortex-M4 单片机的库,详情可以在 https://gitee.com/sdvcn/mculib4d 这里了解

标签
#d语言
CM4_ 1、Cortex-M4内核
言叶之庭
04-01 9632
文章目录一、Cortex-M4采用的价格Cortex-M4采用ARMv7-ME架构，主要特点有：二、Cortex-M4流水线三、Cortex-M4的总线接口（简单了解）Cortex-M4的3套总线图示四、Cortex-M4的相关寄存器组1、通用寄存器组2、堆栈指针R13(SP)3、连接寄存器R14(LR)4、程序计数器R15(PC)5、特殊功能寄存器组5.1、程序状态寄存器(xPSR)5.2、中断...
深入理解 Cortex-M 处理器的配置控制寄存器
随便转转
08-05 1383
在 Cortex-M3/M4 的系统控制块（SCB）中存在一个名为配置控制寄存器（CCR）的寄存器，它可以调整处理器的某些行为以及进行一些高级特性的控制。该寄存器的地址为 0xE000ED14，并且只能在特权级别下访问。
寄存器读写控制
LittleBee
05-20 900
基于UVM寄存器模型的寄存器访问非常方便，在验证过程中也很实用。但是在实际的设计过程中，寄存器的访问权限有时候会组合的比较复杂。以常见的访问权限只读（RO），只写（WO），可读可写（RW）为例。最简单的情况就是单一权限。如图所示，3个寄存器都是3个field，且访问权限都比较单一。此时，我们只需要对只读权限发起读操作（当然，可以发起写操作，只是写不会生效；
ARM Cortex-M4F处理器模式、权限与寄存器组深度解析
weixin_30512043的博客
07-16 429
在嵌入式系统开发中，处理器内核的运行模式与权限管理是构建稳定可靠系统的核心基础。从概念上讲，处理器通过硬件机制划分不同的执行状态和访问级别，以实现资源隔离与安全保护。其原理在于通过特权级与非特权级的划分，以及线程模式与处理模式的切换，在硬件层面约束代码对关键资源的访问。这种设计的技术价值在于显著提升了系统的安全性与可靠性，防止因单点故障导致整个系统崩溃。在工程实践中，这尤其体现在实时操作系统（RTOS）和复杂设备驱动的开发中，例如通过系统调用（SVC）实现用户任务与内核的交互，或利用双堆栈机制隔离内核与用户
基于Cortex-M4/7内核的寄存器要点总结
PangPChen0729的博客
11-09 7363
核心寄存器介绍
【STM32】寄存器位的操作方式rw、rc、rc_w0、rc_w1、rc_r、rs、rt_w、t、Res.
BUG从入门到精通
10-14 1万+
read / write (rw) 软件能读写此位。 read-only (r) 软件只能读此位。 write-only (w) 软件只能写此位，读此位将返回复位值。 read/clear (rc_w1) 软件可以读此位，也可以通过写’1’清除此位，写’0’对此位无影响。 read / clear (rc_w0) 软件可以读此位，也可以通过写’0’清除此位，写’1’对此位无影响。 read / clear by read (rc_r) 软件可以读此位；读此位将自动地清除它为’0’，写’0’对此位无影响。 r
寄存器描述中的，r、w、rw、rc_w1等描述的解释
qq_68915581的博客
08-13 3607
可以看到都为rw，也就是标了rw的这些位可读可写。上图低16位都为r，说明这些位只能读。软件可以读此位，也可以通过写0来清除，写1无效。
只读(OR)，只写(WO)，读写(RW)和写清(WC)寄存器的含义
热门推荐
re_call的博客
04-29 2万+
我们知道硬件要想工作必须有软件的配合，最基础的是需要软件根据不同场景给硬件配置不同参数，所以向寄存器中配置参数是很常见也是必须的一种配合。 WO寄存器 硬件设计时候需要考虑哪些参数是可以需要配置，当然这也需要和软件一起沟通，看看那些参数软件配置比较合理，这其实是软硬件划分的一部分。当确定了哪些参数软件配置后，硬件就得留出相应的寄存器给软件。那这个时候，我们就出现了一种寄存器叫可写寄存器，如果该...
【Tiva_C系列】一、ARM Cortex-M4F 处理器
屠龙归来仍是少年
09-23 8934
ARM Cortex-M4F 处理器 0 引言1 Cortex-M4处理器和基于Cortex-M4的MCU2 Cortex-M4F处理器结构3 存储器映射4 处理器模式和软件执行的权限级别5 内核寄存器6 异常和中断处理6.1 优先级6.2 中断向量表6.3 中断的进入与退出6.4 尾链机制6.5 NVIC 的寄存器6.6 中断的使能与禁止6.7 中断的悬挂与活跃状态6.8 中断编程示例6.8.1 位运算和位域6.8.2 中断编程示例中断程序的编写包括：7 SysTick 定时器 0 引言 到目前为止，
ARM Cortex M3/M4 异常处理和栈回溯
strangechen的博客
06-24 2548
Cortex-M3/M4异常处理和栈回溯
嵌入式--Keil5--调试状态下Registers界面解析（nrf52832--Cortex-M4内核）
似水流年
11-25 8752
Core Banked System Internal FPU
STM_ 2、学习Cortex-M4内核结构
weixin_30514745的博客
03-31 1686
目录 一、Cortex-M4采用的价格 Cortex-M4采用ARMv7-ME架构，主要特点有： 二、Cortex-M4流水线 三、Cortex-M4的总线接口（简单了解） Cortex-M4的3套总线 图示 ...
ARMv7-M 架构寄存器深度对比：Cortex-M0/M3/M4 的 3 点核心差异与迁移指南
07-09 380
本文深入解析ARMv7-M架构寄存器在Cortex-M0/M3/M4处理器中的核心差异，包括特殊功能寄存器、浮点寄存器和异常处理机制的关键改进。通过实测数据和代码示例，为开发者提供从ARMv6-M到ARMv7-M架构迁移的实用指南，帮助优化嵌入式系统性能和功耗。
ARM Cortex-M3 技术解析：核寄存器R1-R15介绍及使用
艾格北峰嵌入式
02-22 2250
作为嵌入式开发领域的经典处理器内核，ARM Cortex-M3（CM3）凭借其高效能、低功耗和丰富特性，在工业控制、物联网、消费电子等领域广泛应用。而内核寄存器是我们调试代码，理解程序运行逻辑必不可少的好帮手，理解汇编是通往嵌入式高手的必经之路。下面本文从技术角度解析其核心架构与核寄存器做相关讲解。ARM Cortex-M3是一款面向嵌入式系统的32位RISC处理器内核，采用改进型哈佛架构，通过独立指令总线（I-Code）和数据总线（D-Code）实现并行访问，同时维护统一编址的4GB线性存储空间。内核配备
Cortex-M3中断与调试寄存器实战：STIR与TPIU配置详解
最新发布
weixin_34006468的博客
07-24 1068
在嵌入式系统开发中，中断机制与调试追踪是保障系统实时性与可靠性的核心技术。中断控制器（NVIC）作为处理器响应外部事件的核心模块，通过优先级管理与状态机机制，实现了对多任务环境的精准调度。其软件触发中断（STIR）功能，允许开发者在不依赖硬件信号的情况下，模拟中断事件，为单元测试与任务调度提供了灵活手段。调试追踪系统则通过跟踪端口接口单元（TPIU），将处理器内部执行流、数据访问及软件事件实时输出，结合数据观察点（DWT）与仪器化追踪宏单元（ITM），构成了强大的实时性能分析与故障诊断工具链。这些底层寄存器
Cortex-M4中使用硬件FPU处理单精度浮点数：系统学习
weixin_33431149的博客
01-02 975
深入探讨Cortex-M4处理器如何利用硬件FPU高效处理单精度浮点数运算，提升嵌入式系统性能。通过实际配置与代码示例，解析浮点单元的启用方法和运算优化技巧，帮助开发者充分发挥单精度浮点数计算能力。
Cortex-M0处理器编程与实践指南
weixin_42405592的博客
09-11 2221
本文还有配套的精品资源，点击获取 简介：《Cortex-M0权威指南》是一本详尽讲解ARM Cortex-M0微控制器核心的书籍，侧重于提供M0内核的全面理解和应用。本书例程部分详细介绍了Cortex-M0的基础操作和高级功能，覆盖启动代码、中断处理、寄存器操作、存储器管理、处理器模式、异常处理、调试技术、RTOS集成、外设驱动开发、能效优化以及嵌入式编程实践等多个方面。通...
Cortex-M3/M4权威指南：第四章架构
Dacvcv的博客
07-22 344
Cortex-M3和Cortex-M4都是基于ARMv7-M架构。Cortex-M4发布时，架构中又额外增加了新的指令和特性，改进后的架构有时也被称为ARMv7E-M.嵌入式开发，只需要了解编程模型、异常（如中断）如何处理、存储器映射、如何使用外设以及如何使用微控制器供应商提供的软件驱动文件等。
Cortex-M3-STM32F1 开发：（十一）ARM Cortex-M 内核中的 MPU 和 FPU
qq_51409113的博客
10-25 1130
介绍了 ARM Cortex-M 内核中的 MPU 和 FPU
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值