概述
ZYNQ 是由两个主要部分组成的:一个由双核 ARM Cortex-A9 为核心构成的处理系统(PS,Processing System),和一个等价于一片FPGA的可编程逻辑(PL,Programmable Logic)部分。
同样的,对于I/O而言,ZYNQ也主要由两部分构成,PS端I/O和PL端I/O,另外不同的封装,对应的芯片引脚数量不一样,可扩展的I/O也不一样。
注意
主控芯片:XC7Z020CLG400-2
另外,小编所有文章均是自己亲手编写验证,由于文件太多,小编就不在公众号后台一一回复列举了,若需要小编的工程代码,请关注公众号,后台回复需要的工程文件。如想要本文中的工程源文件可回复“听说Zynq-I/O详细信息工程文件”,小编看到后会第一时间回复。
以下为工程目录文件内容。有需要的小伙伴后台发送相关信息给小编获取。
![]()
xc7z020clg400引脚信息.xls文件包含所有引脚(400
本文介绍了Zynq芯片的I/O结构,包括处理系统(PS)和可编程逻辑(PL)的I/O部分。重点讨论了XC7Z020CLG400-2型号的引脚数量、命名规则、最大可用I/O数量以及Bank分区。BANK分为6个,便于管理,不同Bank的IO供电可以不同。PS端最大支持128个I/O,PL端最大支持125个I/O。
订阅专栏 解锁全文

2012

被折叠的 条评论
为什么被折叠?



