《从零开始学电子电路设计》 第4章 数字电路设计

第4章 数字电路设计详解

4.1 基本逻辑门电路

4.1.1 与门

与门是数字电路中实现逻辑与运算的基本单元。其逻辑功能为：只有当所有输入都为高电平（逻辑1）时，输出才为高电平（逻辑1）；只要有一个输入为低电平（逻辑0），输出即为低电平（逻辑0）。

• 逻辑表达式： (Y = A \cdot B) （其中 (Y) 为输出，(A) 和 (B) 为输入，“(\cdot)”表示逻辑与运算）。
• 真值表：
  | (A) | (B) | (Y) |
  | ---- | ---- | ---- |
  | 0 | 0 | 0 |
  | 0 | 1 | 0 |
  | 1 | 0 | 0 |
  | 1 | 1 | 1 |
• 电路符号：在常见的逻辑电路符号表示中，与门通常有两个或多个输入引脚和一个输出引脚，其符号外观类似一个有圆角的矩形，输入引脚在一侧，输出引脚在另一侧，内部标记为“(&)”。

4.1.2 或门

或门实现逻辑或运算。逻辑功能为：只要有一个输入为高电平（逻辑1），输出就为高电平（逻辑1）；只有当所有输入都为低电平（逻辑0）时，输出才为低电平（逻辑0）。

• 逻辑表达式：(Y = A + B) （“(+)”表示逻辑或运算）。
• 真值表：
  | (A) | (B) | (Y) |
  | ---- | ---- | ---- |
  | 0 | 0 | 0 |
  | 0 | 1 | 1 |
  | 1 | 0 | 1 |
  | 1 | 1 | 1 |
• 电路符号：或门符号同样有多个输入引脚和一个输出引脚，外观类似与门，但内部标记为“(\geq1)”。

4.1.3 非门

非门又称反相器，执行逻辑非运算。其功能是将输入电平取反，即输入为高电平（逻辑1）时，输出为低电平（逻辑0）；输入为低电平（逻辑0）时，输出为高电平（逻辑1）。

• 逻辑表达式：(Y = \overline{A}) （“(\overline{})”表示逻辑非运算）。
• 真值表：
  | (A) | (Y) |
  | ---- | ---- |
  | 0 | 1 |
  | 1 | 0 |
• 电路符号：非门符号有一个输入引脚和一个输出引脚，通常为一个三角形，输出端带有一个小圆圈表示取反。

4.2 TTL门电路与MOS门电路

4.2.1 TTL门电路

TTL（Transistor - Transistor Logic）即晶体管 - 晶体管逻辑电路，是以双极型晶体管为基础的数字集成电路。

• 工作原理：通过晶体管的导通和截止来实现逻辑功能。例如，在TTL与非门电路中，输入级由多个发射极晶体管组成，用于实现与逻辑；中间级进行电平转换和放大；输出级采用推拉式结构，以提高电路的驱动能力。
• 特点：
  • 速度较快：开关速度相对较高，适用于对速度要求较高的数字系统。
  • 输出电平摆幅大：输出高电平接近电源电压，低电平接近地电位，信号抗干扰能力较强。
  • 负载能力较强：能够驱动多个同类门电路。
  • 功耗较大：由于采用双极型晶体管，静态功耗相对较大。

4.2.2 MOS门电路

MOS（Metal - Oxide - Semiconductor）门电路是以金属 - 氧化物 - 半导体场效应晶体管为基础的数字集成电路，常见的有CMOS（Complementary Metal - Oxide - Semiconductor）电路。

• 工作原理：利用MOS管的栅极电压控制漏极电流的导通与截止来实现逻辑功能。在CMOS电路中，通常由PMOS管和NMOS管组成互补对称结构，以实现低功耗和高集成度。
• 特点：
  • 功耗低：静态时，无论输出高电平还是低电平，总有一个MOS管处于截止状态，静态功耗极低，适用于电池供电等对功耗要求严格的场合。
  • 集成度高：MOS管的尺寸可以做得很小，占用芯片面积小，因此可以在同一芯片上集成更多的逻辑门电路。
  • 抗干扰能力强：CMOS电路的噪声容限较大，能够更好地抵抗外界干扰信号。
  • 电源电压范围宽：不同的CMOS电路可适应较宽的电源电压范围，使用较为灵活。

4.3 常用数字集成电路

4.3.1 门电路构成的多谐振荡器的基本原理

多谐振荡器是一种能够自动产生方波信号的电路，无需外部时钟信号。由门电路构成的多谐振荡器通常利用门电路的延迟特性和正反馈原理来实现振荡。

• 工作原理：以两个非门组成的多谐振荡器为例，两个非门通过电容和电阻连接形成正反馈回路。当电源接通后，由于电容两端电压不能突变，使得其中一个非门的输入为低电平，输出为高电平，这个高电平通过电阻对电容充电。随着电容电压的升高，当达到非门的阈值电压时，非门状态翻转，输出变为低电平，电容开始通过电阻放电。当电容电压下降到一定程度，非门再次翻转，如此循环往复，从而产生周期性的方波信号。
• 振荡频率：振荡频率与电容和电阻的数值有关，一般可通过公式 (f = \frac{1}{2.2RC}) 估算（对于典型的由两个非门组成的多谐振荡器），其中 (R) 为电阻值，(C) 为电容值。

4.3.2 555定时器构成的多谐振荡器

555定时器是一种应用广泛的中规模集成电路，通过外接少量的电阻和电容元件，可方便地构成多谐振荡器。

• 工作原理：555定时器内部包含比较器、RS触发器、放电管等部分。在多谐振荡器应用中，电源通过两个电阻对电容充电，当电容电压上升到 (\frac{2}{3}V_{CC}) 时，比较器使RS触发器复位，输出变为低电平，同时放电管导通，电容通过一个电阻和放电管放电。当电容电压下降到 (\frac{1}{3}V_{CC}) 时，比较器使RS触发器置位，输出变为高电平，放电管截止，电容又开始充电。如此反复，产生方波信号。
• 振荡频率计算：振荡频率 (f = \frac{1}{(R_1 + 2R_2)C \ln2}) ，其中 (R_1) 和 (R_2) 为外接电阻，(C) 为外接电容。通过改变 (R_1)、(R_2) 和 (C) 的值，可以调整振荡频率。

4.3.3 74LS147组成优先编码器

优先编码器是一种数字电路，能够对多个输入信号进行编码，当多个输入信号同时有效时，优先对优先级最高的信号进行编码。74LS147是一种常用的集成优先编码器芯片。

• 工作原理：74LS147有9个输入引脚（(\overline{I}_1 - \overline{I}_9)），低电平有效，即输入为低电平时表示该信号有效。4个输出引脚（(\overline{Y}_0 - \overline{Y}_3)），输出为BCD码形式，同样为低电平有效。芯片内部逻辑电路按照设定的优先级顺序对输入信号进行判断，当多个输入有效时，优先对编号大的输入信号进行编码。例如，(\overline{I}_9) 的优先级最高，若 (\overline{I}_9) 为低电平，无论其他输入状态如何，输出都为 (\overline{Y}_0 - \overline{Y}_3) 对应9的BCD码的反码。
• 应用场景：常用于键盘编码、中断优先级控制等需要对多个信号进行优先级判断和编码的场合。

4.3.4 译码器电路

译码器是将二进制代码转换为特定的输出信号的电路，可分为二进制译码器、二 - 十进制译码器等。

• 二进制译码器工作原理：以3 - 8线译码器为例，它有3个输入引脚（(A_2)、(A_1)、(A_0)），8个输出引脚（(Y_0 - Y_7)）。输入的3位二进制代码可以表示8种不同的状态，译码器根据输入的二进制代码，使对应的输出引脚为有效电平（通常为高电平或低电平，取决于译码器的类型），其余输出引脚为无效电平。例如，当输入 (A_2A_1A_0 = 000) 时，(Y_0) 输出有效电平，其他输出引脚为无效电平。
• 二 - 十进制译码器：将4位BCD码转换为10个对应输出信号，用于驱动数码管等显示设备，将二进制编码转换为人们熟悉的十进制数字显示。
• 应用场景：广泛应用于数字显示系统、存储地址译码、数据分配等领域。

4.3.5 同步计数器

同步计数器是指在时钟信号的作用下，所有触发器的状态变化同时发生的计数器。

• 工作原理：以4位同步二进制计数器为例，由4个触发器组成，每个触发器的时钟输入端都连接到同一个时钟信号源。在时钟信号的上升沿（或下降沿，取决于触发器类型），根据当前计数器的状态和计数规则，所有触发器同时更新状态。例如，在递增计数时，每来一个时钟脉冲，计数器的值加1，当计数值达到最大值（如4位二进制计数器的最大值为1111）后，下一个时钟脉冲使计数器复位为0000，重新开始计数。
• 特点：由于所有触发器同步动作，工作速度快，不存在累计延迟问题，适用于对计数